[实用新型]基于流水线ADC的低功耗基准电压缓冲器

说明书

技术领域

本实用新型涉及基准电压缓冲器，尤其是基于流水线ADC的低功耗基准电压缓冲器。 

背景技术

基准电压缓冲器是基准电压电路中很重要的一个组成部分。由于产生基准电压源的电路输出电阻通常都很大，如果直接用来驱动阻性负载，会使得输出电压严重偏离基准电压的值，电路的整体增益下降，影响电路的整体性能。此外，在流水线ADC中，出于精度和噪声的考虑因素，采样电容通常具有很大的值，使得整个电路等效电容非常大。这样，如果基准电压直接用于流水线ADC中，等效的总电容和基准电压源的输出阻抗相乘得到的时间常数将非常大，导致电容两端电压的建立将非常缓慢，这严重限制了流水线ADC的工作速度和精度，从而影响流水线ADC的整体性能。此外，流水线ADC中的各个模块之间会通过相互之间的连线形成“串扰”，这将使得基准电压的输出不再稳定，甚至远远偏离设定的输出值。基准电压缓冲器的特点就是输出电阻比较小，驱动能力很高，在需要的时候可以提供很大的输出电流，使得电路快速完成大信号和小信号的建立，所以基准电压必须经过缓冲器提高驱动能力。 

目前，基准电压缓冲器低阻抗输出主要有两种方式实现，一种是采用负反馈技术，一种就是采用源极跟随器。采用负反馈技术实现需要仔细设计电路的反馈回路，确保整体电路的稳定。此外，反馈回路也将消耗一定的电流，增加电路的整体功耗。由于源极跟随器本身就具有较小的输出阻抗，而且不存在电容的米勒效应，相同的功耗下可以实现较大的带宽，同时可以很好地保障电路的稳定性，所以应用较多的就是采用源极跟随器技术来实现缓冲器。 

在流水线ADC中，采样电容的选取需要考虑噪声性能和电容的匹配精度。在这两方面的约束下，采样电容的值往往很大，所以缓冲器的容性负载很大。这就要求缓冲器的驱动能力很强，在负载电容充电、放电情况下提供很大的电流，但是这往往需要很大的静态电流才能实现。如果电路的工作速度很高，那么电流就越大，往往达到几十毫安，占据了ADC中很大的一部分功耗，所以设计低功耗的基准电压缓冲器就显得尤为必要。 

    缓冲器的输出部分采用传统的源极跟随器，但是可以驱动非常大的负载电容。电路在负载电容充放电回路中设计了额外的充放电电路，使得电容两端电压在较短的时间内即可建立到要求的电压精度，同时电路的静态电流很小，使得电路的整体功耗很小。 

实用新型内容

实用新型目的：本实用新型公开了一种应用于流水线ADC的基准电压缓冲器，该缓冲器可以更加快速地建立负载电容两端的信号。 

技术方案：本实用新型的一种基于流水线ADC的低功耗基准电压缓冲器，其特征在于，包括差分电压放大器、作为输出缓冲器的源极跟随器、电容放电回路和电容充电回路，以及电压源VH、VL、第一开关、第四开关； 

所述差分电压放大器包括第一电阻、第二电阻、第三电阻、第四电阻和差分放大器；所述第一电阻一端接地，一端接差分放大器的负输入端；第二电阻一端接输入电压，另一端接差分放大器的正输入端；第三电阻一端接差分放大器的正输出端，一端接差分放大器的负输入端；第四电阻一端接差分放大器的正输入端，一端接差分放大器负输出端；

源极跟随器电路部分包括第一NMOS管、第二NMOS管，第三NMOS管和第四NMOS管；所述第一NMOS管栅极接放大器负输出端，漏极接电源，源极接第三NMOS管漏极；第二NMOS管栅极接放大器正输出端，漏极接电源，源极接第四NMOS管漏极；第三NMOS管源极接地；第四NMOS管源极接地，栅极和第三NMOS管相连，接到固定偏置电压；

电容放电回路包括第一负载电容、第二开关、第三NMOS管和放电电流控制电路，所述放电电流控制电路包括第一CMOS开关和第五NMOS管；所述第一开关一端接到电压源VH，另一端接到第一负载电容上极板、第二开关，第一负载电容下极板接地，第二开关另一端接第三NMOS管漏极；第五NMOS管栅极接第一CMOS开关一端，源极接地；第一CMOS开关另一端接第五NMOS管漏极，第五NMOS管漏极接第一负载电容的上极板；

电容充电回路包括第二负载电容、第三开关、第二NMOS管和充电电流控制电路，所述充电电流控制电路包括第二CMOS开关，第一PMOS管；所述第四开关一端接到电压源VL，另一端接到第二负载电容上极板、第三开关，第二负载电容下极板接地，第三开关另一端接第四NMOS管漏极；第一PMOS管栅极接第二CMOS开关一端，源极接电源；第二CMOS开关另一端接第一PMOS管漏极，第一PMOS管漏极接第二负载电容的上极板。