[发明专利]用于集成式降压型DC/DC开关变换器的抗振铃电路

权利要求书

1.用于集成式降压型DC/DC开关变换器的抗振铃电路，包括第一P型场效应晶体管MP、N型场效应晶体管MN、电感L和负载电容C_L，所述第一P型场效应晶体管MP的源极接电源VDD、栅极接第一栅极逻辑信号P_GATE、漏极与N型场效应晶体管MN的漏极和电感L的一端连接形成振铃点；所述N型场效应晶体管MN的栅极接第二栅极逻辑信号N_GATE；所述电感L的另一端与负载电容C_L的一端连接，电容C_L的另一端和N型场效应晶体管MN的源极均接地；其特征在于，还包括第二P型场效应晶体管MP1和控制逻辑电路；所述第二P型场效应晶体管MP1的源极与电感L的一端连接、漏极与电感L的另一端连接、栅极与控制逻辑电路的输出端连接；控制逻辑电路的第一输入端连接第一栅极逻辑信号P_GATE、第二输入端连接振铃点电压信号、第三输入端连接第二栅极逻辑信号N_GATE。

2.根据权利要求1所述的用于集成式降压型DC/DC开关变换器的抗振铃电路，其特征在于，所述控制逻辑电路包括过零检测电压比较器、两路复用器、RS锁存器、三输入与非门和反向器；所述过零检测电压比较器的负输入端输入振铃点电压信号、正输入端输入地信号GND、输出端连接两路复用器的第一输入端；两路复用器的第二输入端连接电源VDD、第三输入端连接第二栅极逻辑信号N_GATE、输出端通过第一反向器连接RS锁存器的S输入端；第一栅极逻辑信号P_GATE通过第二反向器连接RS锁存器的R输入端，RS锁存器的Q输出端连接三输入与非门的第一输入端；三输入与非门的第二输入端连接第一栅极逻辑信号P_GATE、第三输入端连接第二栅极逻辑信号N_GATE、输出端连接第二P型场效应晶体管MP1的栅极。