[发明专利]时脉与数据回复装置、取样器及其取样方法

说明书

技术领域

本发明关于一种时脉与数据回复装置、取样器及其取样方法，特别是关于一种边缘取样的时脉与数据回复装置、取样器及其取样方法。

背景技术

近年来，由于工艺技术的快速发展，集成电路的操作速度也随之有所突破。于是，因应人们对于高速传输的需求及渴望，业界逐渐采用高速串行式传输系统取代具低数据传输率的并列式传输系统，其中高速串行式传输系统又称串行器-解串器（Serializer-Deserializer,SERDES），其特点通过于高速差动对线上传输串行化的数据，而非在低速并行总线上传输。

一般而言，由于高速串行式传输系统的数据传输率高，使得接收端所接收到的信号通常为非同步的数据。此外，受限于杂讯干扰以及通道所造成的非理想效应，例如：反射、绕射、透射、符码间干扰(Inter Symbol Interference,ISI)、串音…等问题，接收端对于数据的同步处理必须更为精确，才可有效地将发射端所传送的数据予以还原。

高速串行式传输系统的接收端通常采用同步信号源（Source Synchronous,SS）介面或时脉及数据回复（Clock Data Recovery,CDR）介面解决数据同步的问题，其差异在于各自实现时脉的方法不同。同步信号源介面采用一个单独分离出来的时脉信号，伴随着数据传输；而时脉及数据回复介面则没有单独的时脉信号，而是采用内嵌时序(Embedded Clock)于数据流的传输方式。相对于同步信号源介面，尽管时脉及数据回复介面具有较大的设计挑战，但其更具有以下优点：改善实际上时脉所造成的歪斜（Skew）与串音（Crosstalk）等问题；节省通道成本；增进运行速度；以及增长传输距离等等。

一般而言，时脉及数据回复介面的设计难题在于抖动(Jitter)。抖动即实际数据和理想状态下期望出现的信号彼此间的位移，其容易破坏接收端的信号同步的准确性，尤其对接收端的时脉与数据回复电路介面运作所造成的影响甚大。抖动可概分为定量性抖动和随机性抖动，其中定量性抖动包括字元间干扰、串音、工作周期失真和周期性抖动等，而随机性抖动普遍是由半导体热效应所引起的副产品。

改善取样器的取样准确率为克服时脉与数据回复电路介面受到抖动影响的一有效方式。一般而言，时脉与数据回复电路介面皆需要一个用以取样接收信号的取样器。理想地，当取样器可准确地自接收信号中取样出所需的数据，则意味着时脉与数据回复电路介面的抖动容忍度（Jitter Tolerance）可以更高，其中所述抖动容忍度，在接收端通常以单位间隔（Unit Interval,UI）来表示，且较大的单位间隔意味着接收器能容忍更多的抖动。

对于传统的时脉与数据回复电路介面而言，一种增进取样准确率的方法为根据一固定相位对数据信号的多个位元的多个边缘进行取样，并根据取样的结果估测该数据信号的多个位元的边缘位置，从而判断该数据信号所内嵌的一时脉，藉以自接收信号中取样出所需的数据。然而，上述方法受限于固定的取样点（对应至固定相位），故对于估测该数据信号的多个位元的边缘位置的速度及准确性而言，仍有相当大的改善空间。

综上所述，在实现高速串行式传输系统之前，抖动对于时脉与数据回复电路介面所造成的影响势必先行克服。有鉴于此，如何提升取样器的取样准确率，藉以提升时脉与数据回复介面的抖动容忍度，实乃业界仍需努力的目标。

发明内容

本发明的目的在于提供一种取样器，用于一时脉与数据回复（clock and data recovery）装置。该取样器包含一相位产生电路及一电性连接至该相位产生电路的第一边缘取样电路。该相位产生电路用以产生多个第一相位，其中该等第一相位具有不同的相位数值。该第一边缘取样电路用以根据该等第一相位取样一数据信号的多个位元的多个第一边缘数值，以该时脉与数据回复装置根据该多个第一边缘数值判断该数据信号的一时脉。

本发明更提供一种时脉与数据回复装置。该时脉与数据回复装置包含一取样器及一处理电路。该取样器包括一相位产生电路及一电性连接至该相位产生电路的第一边缘取样电路。该相位产生电路用以产生多个第一相位，其中该等第一相位具有不同的相位数值。该第一边缘取样电路用以根据该等第一相位取样一数据信号的多个位元的多个第一边缘数值。该处理电路，用以根据该等第一边缘数值判断该数据信号的一时脉。

本发明亦提供一种取样方法，用于一时脉与数据回复装置。该时脉与数据回复装置包含一取样器及一处理电路，且该取样器包含一相位产生电路及一电性连接至该相位产生电路的第一边缘取样电路。该取样方法包含下列步骤：