[发明专利]现场可编程逻辑门阵列互连线固定故障的测试方法

权利要求书

1.一种现场可编程逻辑门阵列互连线固定故障的测试方法，其特征在于，

将现场可编程逻辑门阵列FPGA芯片上的可编程逻辑模块PLB按列分成M组，每组包含m列的PLB，其中，M、m为自然数；

其中，每个PLB由布线矩阵ioxbar和逻辑单元组成，ioxbar包含4个64输入，32输出的互联线矩阵的ixbar与1个24输入，24输出的互联线矩阵oxbar；m列的PLB共用一个输入及输出，对应芯片上的一个输入IO接口，一个输出IO接口；

将每组PLB均与所述芯片上的输入接口和输出接口进行连接；

每列PLB包括a个PLB，从尾部至顶部依次为PLB₁、PLB₂、…、PLB_a；

根据预设的长度为L₃的互连线依次连接每组中各列的PLB₁；

根据预设的长度为L₁的互连线依次连接所述M组中的各PLB；其中，每列中的边缘部分的互连线设有环回结构，当互连线达到顶部边界或尾部边界后，通过所述环回结构返回；预设的长度为L₁的互连线包括长度为4和8的octal线，长度为2和3的triple-m型线以及长度为2和3的triple-t型线；

对FPGA芯片上任意相邻的两列PLB，将所述两列PLB与输入接口和输出接口进行连接，根据折线依次连接任意相邻的两列中在一条对角线上的两个PLB；其中，每列中的边缘部分的互连线设有环回结构，当折线到达顶部边界或尾部边界后，通过所述环回结构返回；所述折线包括对角线diagonal子折线，每两根长度为1的diagonal子折线为1根子线；

根据各组PLB中连接各PLB的互连线的长度，通过各组PLB的输入接口，对所述FPGA芯片上的各组PLB输入二进制数据流；根据输出结果确定出现故障的PLB分组。

2.根据权利要求1所述的方法，其特征在于，该方法还包括：

将FPGA芯片上的PLB按行分成N组，每组包含n行的PLB，其中，N、n为自然数；

将每组PLB均与所述芯片上的输入接口和输出接口进行连接；

根据预设的长度为L₂的互连线依次连接所述N组中的各PLB；其中，每行中的边缘部分的互连线设有环回结构，当互连线达到右侧边界或左侧边界后，通过所述环回结构返回。

3.根据权利要求2所述的方法，其特征在于，该方法还包括：

每行PLB包括b个PLB，从左侧至右侧依次为PLB₁、PLB₂、…、PLB_b；

根据预设的长度为L₃的互连线依次连接每组中各行的PLB₁。

4.根据权利要求1所述的方法，其特征在于，该方法进一步包括：

每列PLB包括a个PLB，从尾部至顶部依次为PLB₁、PLB₂、…、PLB_a；

根据预设的长度为L₃的互连线连接两列PLB中的PLB₁。