[发明专利]阵列基板及显示装置

说明书

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及显示装置。

背景技术

液晶显示面板主要由阵列基板和彩膜基板对盒组成。其中，如图1所示，阵列基板上设有交叉排列呈网格状的栅极线2和数据线3(因它们位于不同的层中，故交叉时不会导通)，栅极线2和数据线3的每个交点限定一个像素单元1，从而多个像素单元排列成矩阵形式；对彩色液晶显示面板，每个像素单元1对应显示屏的一个子像素(又称亚像素)，而靠在一起的红绿蓝三个子像素构成显示屏上的一个可见的像素；对非彩色显示器，一个像素单元1也可直接对应显示屏上的一个像素。

每个像素单元1包括一个薄膜晶体管11和一个与薄膜晶体管11漏极相连的像素电极12，一行像素单元1的薄膜晶体管11的栅极与同一根栅极线2相连，一列像素单元1的薄膜晶体管11的源极与同一根数据线3相连。当某根栅极线2导通时，只要控制各数据线3的信号即可使该栅极线2所对应的一行像素单元1同时显示所需内容，因此只要使各根栅极线2轮流导通(又称扫描)，即可显示出所需内容。其中，根据显示器型号等的不同，通常栅极线2宽度在5~80μm，数据线3宽度在2~30μm。

另外，阵列基板上还有用于为公共电极供电的公共电极线4，其平行于栅极线2，可位于栅极线2侧部(其与数据线3也处于不同的层，故交叉时也不会导通)，也可如图1所示位于像素电极12下方，从而同时起到存储电容电极的作用(此时公共电极线4应采用透明材料制成)，每根公共电极线4用于为一行像素单元1的公共电极供电。其中，根据显示模式的不同，公共电极可位于彩膜基板上(例如对于TN模式、VA模式)，也可与公共电极线4一同位于阵列基板上(例如对于IPS模、ADS模式)。

由于栅极线、数据线、公共电极线等所在的区域不能使液晶分子发生正确的偏转，故这些区域会产生漏光，因此，需要在这些区域上方设置黑矩阵(BM，Black Matrix)以遮蔽由这些区域透过的光线，黑矩阵可位于彩膜基板上，也可位于阵列基板上(BM on Array)。其中，为了保证遮光效果，栅极线黑矩阵宽度通常在50~120μm，数据线黑矩阵宽度通常在20~80μm。

发明人发现现有技术中至少存在如下问题：现有阵列基板上的栅极线宽度大且数量多，因此栅极线黑矩阵所占的总面积必然较大，由此导致显示装置的开口率低、光能利用率低、能耗高。

发明内容

本发明所要解决的技术问题包括，针对现有技术中的显示装置开口率低、能耗高的问题，提供一种可提高显示装置开口率、降低能耗、提高刷新率的阵列基板。

解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：交叉排列为网格状的栅极线和数据线；与所述栅极线平行的公共电极线；排列为矩阵的像素单元，其中每个像素单元连接一根栅极线和一根数据线；其中

每根栅极线同时连接N行像素单元，N为大于等于2的整数；

N根数据线同时连接一列像素单元，且一列像素单元中与同一根栅极线相连接的N个像素单元分别与N根不同数据线相连；

每根所述公共电极线用于为与同一根栅极线相连的N行像素单元的公共电极供电。

其中所述的“一列像素单元”和“一行像素单元”表示相互垂直排列的两“排”像素单元，但仅表示这两“排”像素单元间的相对位置关系，而并不表示“行”平行于地面或“列”垂直于地面等。

本发明的阵列基板中，一根栅极线同时控制N行像素单元，因此其栅极线总数减少为原来的1/N，相应的，栅极线黑矩阵的面积也减少为原来的1/N，且每根公共电极线同时为N行像素单元供电，公共电极线的数量和对应黑矩阵的面积也必然减小，由此使显示装置的开口率大幅提高，能耗降低；同时，在用本发明的阵列基板进行显示时，每根栅极线导通时会有N行像素单元一起导通并显示所需内容，也就是说其可一次扫描N行像素，故若扫描每根栅极线所需的时间不变，其扫描整个显示面板所需的时间会减少为原来的1/N，也就是说其还能起到提高刷新率、改善显示质量的效果。

当然，由于此时每列像素单元要对应N根数据线，故数据线数量会上升，但由于每根数据线上所接的像素单元数量减少(即负载减少)，因此每根数据线的宽度也可减少为原来的1/N，这样数据线黑矩阵的总面积只是稍微增加(由于相邻数据线间必须有几微米的间隔，而黑矩阵要覆盖该间隔，故黑矩阵面积稍有增加)，但黑矩阵总面积仍是减少的；而且，如前所述，栅极线黑矩阵的宽度比数据线黑矩阵的宽度大，因此即使数据线宽度不变，本发明也相当于增加较细的数据线而减少较宽的栅极线，故黑矩阵总面积仍会减少。