[发明专利]一种数据处理装置及数字信号处理器

说明书

技术领域

本发明涉及数据处理，特别涉及一种数据处理装置及DSP（digital signal processor，数字信号处理器）。

背景技术

DSP是一种以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其它系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。其中，它最值得称道的两大特色是强大数据处理能力和高运行速度。即，DSP是处理大量数据的且能够进行指令执行、逻辑和算术运算的一片电路。

FFT（Fast Fourier Transform，快速傅立叶变换）运算和数字滤波等运算都需要大量的重复的乘法运算、乘加运算以及蝶形运算等多种数据类型的运算，为了使DSP处理器能够高效地进行更深更复杂的运算和一些相关的访存操作，需要对乘法运算单元进行优选，减少运算所需的电路数量。

图1为现有DSP结构示意图，如图所示，乘法运算单元是应用于流水线执行级的功能单元，可以用于各种结构的处理器中，如SIMD（Single Instruction Multiple Data，单指令多数据流）、VLIW（Very Long Instruction Word，超长指令字）和超标量处理器等。DSP运行时首先是从指令缓存或程序存储器中取出指令发送给译码单元进行指令译码。在译码过程中，系统会识别出指令将要进行的操作，即产生操作控制信号，并识别出操作数的位置索引等，大多数的DSP都是寄存器寻址。在流水线的执行级，根据操作数的位置索引号访问寄存器堆，相应的操作数被读出，输入到相应的功能单元执行算术逻辑操作或进行访存地址生成操作等。乘法运算单元的输入就来自于寄存器的访问输出，经过乘法运算单元的处理，输出结果最终写回寄存器。

现有技术的不足在于：现有乘法运算单元只是对不同位数输入数据的乘法操作在灵活性方面提供支持，包括16位乘法和8位乘法的选择等。虽然其过程可用于复数乘法的实部和虚部运算以及32位乘法各个部分运算等，但是仍然不能同时支持所有数据类型的乘法的运算，例如32位的复数乘法运算以及32位的整数乘法运算等。

发明内容

本发明实施例中提供了一种数据处理装置及DSP，用以提供一种能够求得不同数据类型的各种乘法的运算结果的数据处理装置及DSP。

本发明实施例中提供了一种数据处理装置，包括：第一算术逻辑模块、第一乘法器、第二乘法器、第三乘法器、第四乘法器、加法器、减法器、多路选择器，其中：

第一算术逻辑模块，用于在接收到第一输入数据与第二输入数据后，将第一输入数据拆分为第一高位数据与第一低位数据后，在对第一高位数据进行扩展后取绝对值得到第一高位绝对值数据，在对第一低位数据进行扩展后取绝对值得到第一低位绝对值数据；以及，将第二输入数据拆分为第二高位数据与第二低位数据后，在对第二高位数据进行扩展后取绝对值得到第二高位绝对值数据，在对第二低位数据进行扩展后取绝对值得到第二低位绝对值数据；

第一算术逻辑模块还用于向第一乘法器输出第一高位绝对值数据与第二高位绝对值数据、向第二乘法器输出第一高位绝对值数据与第二低位绝对值数据、向第三乘法器输出第一低位绝对值数据与第二高位绝对值数据、向第四乘法器输出第一低位绝对值数据与第二低位绝对值数据；

第一乘法器，用于对输入的数据进行乘法运算后得到第一数据，并分别向减法器和多路选择器输出第一数据；

第二乘法器，用于对输入的数据进行乘法运算后得到第二数据，并向加法器输出第二数据；

第二乘法器，用于对输入的数据进行乘法运算后得到第三数据，并向加法器输出第三数据；

第四乘法器，用于对输入的数据进行乘法运算后得到第四数据，并分别向减法器和多路选择器输出第四数据；

加法器，用于对输入的数据进行加法运算后得到第五数据，并向多路选择器输出第五数据；

减法器，用于对输入的数据进行减法运算后得到第六数据，并向多路选择器输出第六数据；

多路选择器，用于根据后续运算的需要在第一数据、第四数据、第五数据、第六数据中选择相应的数据输出。

较佳地，还可以进一步包括：第二算术逻辑模块，用于对多路选择器输出的数据进行后续运算处理。

本发明实施例中还提供了一种DSP，包括数据处理装置，其中：

数据处理装置，用于对来自寄存器组的数据进行乘法操作处理，并将所得结果存入所述寄存器组。