[发明专利]支持SIMD的32位三发射的数字信号处理器

权利要求书

1. 支持SIMD的32位三发射的数字信号处理器，其特征是：包括3条并行发射的流水线：数据存取流水线、整数运算流水线、向量运算流水线，每条流水线具备独立的译码和执行单元，并支持SIMD操作；

所述数据存取流水线，包括存取译码单元、存取控制单元、地址运算单元、地址产生单元；存取译码单元和存取控制单元通过控制信号与地址产生单元和地址运算单元相连，控制地址产生单元和地址运算单元的运算，地址产生单元和地址运算单元通过数据总线与地址寄存器和数据寄存器相连，从地址寄存器和数据寄存器中读取数据进行运算，结果写回地址寄存器或者生成访存地址送到数据存储器接口；存取译码单元对指令取指单元发射过来的存取类指令进行译码；存取控制单元根据存取译码结果控制地址运算单元和地址产生单元的操作；地址运算单元对来自地址寄存器、数据寄存器或立即数的地址数据进行计算，得到的结果保存在地址寄存器中；地址产生单元根据寻址模式等生成访存地址；只有数据存取流水线能对外部存储器进行读写操作，其余两条流水线只对寄存器操作；

所述整数运算流水线，包括ALU译码单元、算术控制单元、位处理单元、算术逻辑单元、协处理器接口单元；ALU译码单元和算术控制单元通过控制信号与算术逻辑单元和位处理单元相连，控制算术逻辑单元和位处理单元的运算，算术逻辑单元和位处理单元通过数据总线与数据寄存器相连，从数据寄存器中读取数据进行处理，并把结果写回数据寄存器中；位处理单元用于执行位操作，包括位插入、位提取、位替换和移位操作等；协处理器接口单元负责和协处理器进行数据交流；

所述向量运算流水线，包括乘加译码单元、乘加控制单元、向量运算单元；乘加译码单元和乘加控制单元通过控制信号与向量运算单元相连，控制向量运算单元的运算，向量运算单元通过数据总线与数据寄存器和向量寄存器相连，从数据寄存器或向量寄存器中读取数据进行处理，并把结果写回数据寄存器或向量寄存器中；向量运算单元中包含操作数提取单元、4个16*32的乘法单元、2个64位累加器，主要用于执行并行的乘、乘加、乘加减操作，支持SIMD；

还包括：

指令取指单元，为3条流水线共用的取指单元，用于控制该单元中的程序计数器实现程序的顺序执行和跳转，并对数据冲突做出预测；通过程序存储器接口读入程序数据到指令取指单元的指令缓冲器中，并对指令缓冲器中的指令码进行判断，根据判断结果把32位或16位指令码分别发送到相应的流水线中；

浮点运算单元，作为协处理器，通过协处理器接口单元连接到整数运算流水线；拥有独立的浮点指令集，通过整数运算流水线执行浮点运算，并把处理结果通过整数运算流水线送回数据寄存器；

寄存器文件：包含16个32位地址寄存器、16个32位数据寄存器、16个32位向量寄存器以及特殊功能寄存器；地址寄存器用于地址运算和访存地址生成，数据寄存器用于整数运算和向量运算，向量寄存器用于支持向量运算中的SIMD操作，都支持不同的流水线同时从不同端口并行的读写数据；

程序存储器接口通过地址总线和程序总线与指令取指单元相连，接收指令取指单元发送过来的取指地址，并把指令数据通过程序总线发送给指令取指单元；指令取指单元通过指令总线与存取译码单元、ALU译码单元、乘加译码单元相连，并能够并行发送3条指令到这3个译码单元中；所述数据寄存器、向量寄存器、地址寄存器通过数据总线和数据存储器接口单元相连，通过数据存储器接口和外部数据存储器进行数据交换；流水线控制单元通过流水线控制信号和各执行部件相连，控制各执行部件的执行，并接受各执行部件的反馈。

2.如权利要求1所述支持SIMD的32位三发射的数字信号处理器，其特征是，具备多媒体处理专用指令和Viterbi解码专用指令，支持16位指令和浮点运算指令，支持定点和浮点运算，其中16位指令为32位指令的子集。

3.如权利要求1所述支持SIMD的32位三发射的数字信号处理器，其特征是，具有独立的数据高速缓存和程序高速缓存。

4.如权利要求1所述支持SIMD的32位三发射的数字信号处理器，其特征是，每条流水线具备其专有的指令，在指令的操作码中专门设计两位用于区分这三类指令；在指令取指阶段，指令取指单元对这两位进行预译码来确定指令类别，然后分类发送到相应的流水线。