[发明专利]一种适用于增量ΣΔADC的双采样调制器

说明书

技术领域

本发明属于高精度模数变换器领域，特别涉及一种适用于增量ΣΔADC的双采样调制器。

背景技术

增量（incremental）ΣΔ ADC是传统ΣΔ ADC的一个变种，主要用于实现对直流或低速信号进行高精度模数变换，应用领域为仪器、仪表、传感器读出电路等方面。与传统ΣΔ ADC类似，增量ΣΔ ADC也包含1阶，2阶或高阶等结构，另外，增量ΣΔ ADC还可以与算法型（algorithm）ADC结合，实现扩展计数型（Extended Counting）ADC。在电路结构上，增量ΣΔ ADC的调制器与传统ΣΔ ADC调制器的主要差别为复位操作，即增量ΣΔ ADC在对每一个采样点进行变换之前要对调制器进行复位清0。因此，存在周期性的复位操作是增量ΣΔ ADC的一个主要特征。传统ΣΔ ADC无周期性的复位操作。

增量ΣΔ ADC的基本电路模块为开关电容调制器。如图1所示为常用的全差分开关电容调制器的电路结构。第一开关S1接正相输入电压Vin+，第四开关S4接反相输入电压Vin-，第二开关S2接正相参考电压Vref+，第三开关S3接反相参考电压Vref-；第一采样电容Cs的一端接第一开关S1和第二开关S2的公共节点，另一端接第五开关S5和第六开关S6的公共节点；第二采样电容Cs’的一端第三开关S3和第四开关S4的公共节点，另一端接第七开关S7和第八开关S8的公共节点；第五开关S5和第七开关S7接地；第六开关S6接第九开关S9、第一积分电容Cf和第一运算放大器OTA的正输入端的公共节点，第八开关S8接第十开关S10、第二积分电容Cf’和第一运算放大器OTA的反输入端的公共节点；第一比较器LM1的正输入端接第九开关S9和第一积分电容Cf的公共节点，第一比较器LM1的反输入端接第十开关S10和第二积分电容Cf’的公共节点，第一比较器LM1的输出端接第一DQ触发器的输入端，第一采样时钟分别连接第一DQ触发器和第一比较器LM1；第九开关S9和第十开关S10为复位开关；第一采样时钟的时钟频率为Fc。

增量ΣΔ ADC在对1个数据进行模数转换时，开关电容调制器进行复位操作，第九开关S9和第十开关S10用于实现增量ΣΔ ADC中的复位操作。具体地说，第九开关S9和第十开关S10闭合，完成对第一积分电容Cf和第二积分电容Cf’的清零。

完成复位操作后，依次进行第1个时钟周期至第n个时钟周期的操作，第j个时钟周期分为两个相位时段，j取1至n；因而，需要依次进行第1相位时段至第2n相位时段的操作；

进行第j个时钟周期的操作是指如下过程:

第j个时钟周期包括第第2j-1相位时段和第2j相位时段，在第2j-1相位时段，第一开关S1、第四开关S4、第五开关S5和第七开关S7闭合，第二开关S2、第三开关S3、第六开关S6和第八开关S8断开，第九开关S9和第十开关S10断开；正相输入电压Vin+被第一采样电容Cs采集，反相输入电压Vin-被第二采样电容Cs’采集，第2j-1相位时段为采样相位时段；

在第2j相位时段，第二开关S2、第三开关S3、第六开关S6和第八开关S8闭合，第一开关S1、第四开关S4、第五开关S5和第七开关S7断开，第九开关S9和第十开关S10断开；第一采样电容Cs和第二采样电容Cs’的电荷被转移到第一积分电容Cf和第二积分电容Cf’上；与此同时，第一采样电容Cs和第二采样电容Cs’两者的左极板接反馈回的差分参考电压D[j-1]×Vref，因此转移到第一积分电容Cf和第二积分电容Cf’的实际电荷为Cs×（Vin-D[j-1]×Vref）。D[j-1]为第j-1个时钟周期后比较器的输出。上述操作为ΣΔ调制器的基本操作。第2j相位时段被称为积分相位时段。

上述积分器每个时钟周期只完成一次积分操作，其主要问题是功耗效率较低。在采样相位时段，运算放大器并没有发挥作用，但是仍在消耗功耗。

发明内容

本发明针对上述缺陷公开了一种适用于增量ΣΔ ADC的双采样调制器，该调制器在每一个时钟周期完成了两次积分操作，即在第2j-1相位时段和第2j相位时段分别各有一次。因此，同样的时钟频率下，电路的实际操作频率变为原来的两倍，而消耗的功耗不变。故功耗效率得到了提高。另外，本发明提出的结构不存在因电容失配造成的线性度恶化的问题，也没有增加芯片的面积。