[发明专利]软硬件协同验证平台

说明书

技术领域

本发明涉及一种软硬件协同验证平台，应用于大规模的硬件设计在寄存器前端传输级(Register Transfer Level，RTL)的功能验证。

背景技术

芯片设计过程中，验证是非常重要的环节，JTAG接口的全扫描验证是验证中最常用到的方法，目前市场上已经出现了硬件仿真器、FPGA等软硬件协同产品，虽然具有易于开发、执行速度高、自动编译等特点，但是其成本昂贵，动辄几十万甚至上百万，且存在硬件调试周期冗长、容量有限等缺陷，对于较大规模设计的验证，无法实现全芯片(Full chip)模式下验证的充分性及完备性。

发明内容

本发明的目的在于提供一种能够实现全芯片(Full chip)模式下验证的充分性及完备性，且成本较低的软硬件协同验证平台。

其技术方案是：一种软硬件协同验证平台，其特征在于：包括软件部分、硬件部分和通信部分，其中软件部分包括上位机与虚拟在线仿真器ICE，硬件即为被测设计DUV，通信部分包括：上位机与虚拟ICE间的通信通过服务器之间的串口，以及虚拟ICE与DUV之间相连的编程语言接口PLI；

上位机在一台安装Linux操作系统的服务器上实现产生调试命令包和标准应答包，并利用调试命令脚本通过串口向虚拟ICE发送调试命令包；

虚拟ICE、PLI及DUV设置在另外一台安装Linux操作系统的服务器上，实现虚拟ICE接收、解析上位机发送的调试命令包，并将经过DUV处理产生的反馈信息以应答包的形式返回给上位机，与上位机产生的标准应答包进行比较验证。

其技术效果是：软硬件协同验证平台是基于JTAG模式的调试验证平台，所有需要实现的验证功能完全用软件代码编写程序实现，需要验证的硬件是由硬件设计语言实现的RTL代码，故本验证平台的验证环境只需要较大存储空间的服务器即可实现，解决了软硬件协同产品容量有限的问题，可以实现芯片在设计前端的系统级验证，且服务器的成本最多只要十几万人民币，降低了集成产品开发的成本，另外由于本发明完全由软件实现，避免了硬件调试的冗长周期，加速了产品的开发进程，为产品的尽早上市争取了宝贵的时间。

附图说明

图1是本发明的结构框图。

图2为虚拟ICE的工作流程图。

图3为测试平台的自动化测试流程图。

图4为测试流程及DUV状态转换流程图。

具体实施方式

如图1所述，一种软硬件协同验证平台，包括上位机、虚拟在线仿真器ICE和被测设计DUV及通信部分，虚拟在线仿真器ICE与上位机之间的通信通过服务器之间的串口，与被测设计DUV之间由编程语言接口PLI相连，其中上位机在一台安装Linux操作系统的服务器上实现，虚拟在线仿真器ICE、PLI接口、及被测设计DUV在另外一台安装Linux操作系统的服务器上实现。

上位机主要完成产生验证数据和比对验证结果两方面的工作；虚拟ICE是一段C代码程序，完全模仿在线仿真器所实现的功能，是整个测试平台的核心部分。串口和编程语言接口PLI实现通信功能，串口完成上位机与虚拟ICE之间的通信，遵从采用RS-232串口通信协议，通过编写C程序在通信两端分别设置好串口的属性，包括数据传输的波特率、传输的数据格式、是否有奇偶校验位、流控方式等；而编程语言接口PLI实现由标准C语言实现，完成虚拟ICE与硬件设计语言编写的DUV之间的通信，PLI接口能够增强硬件描述语言verilog的仿真能力，在硬件描述语言verilog和C高级语言之间建立了一个通信接口，使仿真能够既有硬件底层的信息，又可以包含高级语言系统建模功能。

软件实现的上位机产生调试命令包和标准应答包，利用调试命令脚本通过串口向虚拟ICE发送调试命令包。调试命令包就是调试命令，不同的调试命令包是上位机向虚拟ICE发送的不同的调试命令，调试命令包括静态调试命令和动态调试命令，静态调试命令主要涉及DUV的寄存器和存储器的访问，动态调试命令用来控制DUV的行为，包括停顿和启动。虚拟ICE接收调试命令包，作校验、解析处理，得到可以被JTAG(Joint Test Action Group)接口逻辑读取的数据流，再通过编程语言接口实现的PLI传送到DUV模型代码，经过DUV处理，产生反馈信息再通过PLI接口传回给虚拟ICE，虚拟ICE将反馈信息以应答包的形式通过串口再传回给上位机，与上位机产生的标准应答包比较，判断仿真结果正确与否。