[发明专利]一种弱相关多端口并行存储控制器

说明书

技术领域

本发明涉及一种弱相关多端口并行存储控制器，属于计算机体系结构、集成电路设计领域，适用于多内核微处理器及多处理器系统的共享存储器的构建。

背景技术

现有多端口并行存储控制器的实现方式有2类：①对于包括m个端口的存储控制器，其控制n个存储块(芯片)时，采用m×n交叉开关或片上网络将n个存储块(芯片)连接在一起，不同端口通过交叉开关或片上网络同时访问不同的存储块或芯片，此类结构共享存储器常见于目前绝大部分多核处理器的L2级共享存储器；其中m、n为正整数，m≥2且n≥m；②采用足够高频率的存储芯片，以致能够在较短时间内分m次访问不同存储单元的数据，完成不同端口的并行访问，此类结构共享存储器常见于处理器主频不高的场合，如手机等嵌入式应用。

上述两类结构多端口存储器的缺点在于：第①类多端口存储器仅支持固定长度数据的读写，灵活度较低；第②类多端口存储器往往只能应用于处理器主频不很高的场合，所以在多核处理器及大容量的L2共享存储的场合不适用。

发明内容

本发明的目的在于克服已有多端口存储器控制器存在的缺陷，提出一种弱相关多端口并行存储控制器，提高多个处理器并行访存的效率。

本发明的目的是通过以下技术方案实现的。

一种弱相关多端口并行存储控制器，与外围设备中的访存单元和包含多个存储块的存储体连接，能够实现外围设备中的访存单元与外围设备中的存储体之间的多端口并行存储；所述弱相关多端口并行存储控制器包括：存储器端口模块、仲裁模块、地址生成模块、端口转接模块。

所述存储器端口模块，包含m个端口，并预先为m个端口设置优先级顺序，m个端口的优先级均不同；其中，m≥2；其功能包括：①从外围设备中的访存单元获取并锁存访存请求信息；所述访存请求信息包括请求访存的起始地址、请求访存的长度及访存模式；所述访存模式包括读操作和写操作。②管理m个端口的状态；所述端口的状态为占用、等待或者空闲。

所述占用是指当外围设备中的访存单元正通过存储器端口模块中的某一端口进行访存操作时，称该端口的状态为占用；

所述等待是指当存储器端口模块中的某一端口接收到访存请求信息，但该端口与其它端口之间发生访存冲突，暂时不能进行访存操作，需等待到下一周期再次进行仲裁，则称该端口的状态为等待；

所述空闲是指存储器端口模块中的某一端口的状态既非占用、又非等待状态，称该端口的状态为空闲。

所述仲裁模块的功能包括：①从存储器端口模块中接收到访存请求信息的端口获取存访存请求信息和状态信息。②从地址生成模块获取当前时刻存储器端口模块每个端口的具体访存地址。③判断接收到访存请求信息的端口是否发生访存冲突。④如果接收到访存请求信息的端口发生访存冲突，则进行仲裁并将仲裁结果发送至地址生成模块和存储器端口模块中的相应端口。所述仲裁结果为允许进行访存操作或者等待。⑤如果接收到访存请求信息的端口未发生访存冲突，则发送允许进行访存操作信号至地址生成模块和存储器端口模块的相应端口。

所述判断存储器端口之间是否发生访存冲突的具体方法为：

当存储器端口模块的m个端口中的2个以上端口同时发起存储访问请求并且请求访存的起始地址相同时，则认为发生访存冲突，称该类访存冲突为并行冲突。

当存储器端口模块的m个端口中的1个端口发起存储访问请求并且请求访存的起始地址所在的存储块下一时刻将被其它端口访问时，则认为发生访存冲突，称该类访存冲突为阻塞冲突。

当发生并行冲突时，所述仲裁模块进行仲裁的具体方法为：根据发生并行冲突的端口的优先级进行仲裁，允许优先级最高的端口进行访存操作。

当发生阻塞冲突时，所述仲裁模块进行仲裁的具体方法为：不允许该端口进行访存操作，使该端口处于等待状态。

所述地址生成模块的功能包括：①从存储器端口模块获取访存请求信息；②从仲裁模块获取仲裁结果。③根据访存请求信息中的请求访存的起始地址、请求访存的长度生成当前时刻允许进行访存操作的端口的具体访存地址。

所述端口转接模块的功能为：从地址生成模块获取当前时刻允许进行访存操作的端口的具体访存地址及访存模式，在该端口与外围设备中的存储体之间建立连接，实现数据传输。

各功能模块的连接关系为：

存储器端口模块分别与外围设备中的访存单元、仲裁模块、地址生成模块、端口转接模块连接；仲裁模块分别与存储器端口模块、地址生成模块连接；地址生成模块分别与存储器端口模块、端口转接模块、仲裁模块连接；端口转接模块分别与地址生成模块和外围设备中的存储体连接。