[发明专利]可变码间干扰发生器

说明书

相关申请的交叉引用

本申请要求2011年2月4日提交的题目为“VARIABLE INTER SYMBOL INTERFERENCE GENERATOR” 的美国临时专利申请号61/439,764的权益，其通过引用结合于此。

技术领域

本发明涉及测试和测量仪器，并且更具体地涉及具有损害（impairment）的测试信号的生成。

背景技术

许多测试系统需要在测试串行数字接收机时添加码间干扰（inter symbol interference, ISI）以作为应力源。这是为了模拟其中长电缆和/或印刷电路板（PCB）迹线添加ISI到通信链路中的真实情况而完成的。一旦已添加，则挑战接收机在无差错状况下进行操作，尽管损害应力增加了。用于接收机的分级机制实际上是看给定接收机能够在多少ISI的情况下无差错地进行操作。为此原因，在测试系统中产生连续可变的量的ISI是期望的。

连续可变的ISI已经是令人困惑的，这是因为现有技术当前状态采用RF切换器来接入不同长度的PCB迹线，其引起对能够插入的迹线长度的路径的数目的实际限制。这降低了变化的ISI增量的分辨率。可替换地，可以使用固定PCB迹线的大型集合并手动地对它们进行电缆连接；然而，这提出了在一个量的ISI应力与另一个之间进行自动改变的问题。

所需的是可变ISI发生器。

发明内容

本发明的实施例提供了一种可变码间干扰发生器，其通过经由（1）具有可调频率响应的可编程滤波器，以及经由（2）诸如PCB迹线、一段电缆、离散滤波器等具有固定频率响应的固定滤波器来传递数据信号而生成具有可变量的码间干扰的数据信号。通过调整该可编程滤波器的参数并且因此调整该可编程滤波器的插入增益或损耗，能够容易地生成大范围的连续可变且可微调的码间干扰量。

在结合所附权利要求书和附图来阅读时，根据下列详细说明，本发明的目的、优点以及其它新颖特征是显然的。

附图说明

图1描绘了常规31” PCB迹线的插入损耗。

图2描绘了数据信号在通过图1的31” PCB迹线之后的眼图。

图3描绘了常规40” PCB迹线的插入损耗。

图4在相同图表上描绘了图1的31” PCB迹线的插入损耗和图3的40” PCB迹线的插入损耗以进行比较。

图5描绘了数据信号在通过图3的40” PCB迹线之后的眼图。

图6描绘了被优化以抵消9” PCB迹线的插入损耗和9” PCB迹线的损耗的加重滤波器的频率响应。

图7描绘了根据本发明的实施例的合成31” PCB迹线的插入损耗。

图8在相同图表上描绘了图1的真实31” PCB迹线的插入损耗和图7的合成31” PCB迹线的插入损耗以进行比较。

图9描绘了数据信号在通过图7的合成31” PCB迹线之后的眼图。

图10描绘了根据本发明的实施例的可变码间干扰发生器的高级别框图。

具体实施方式

本发明的实施例提供了一种可变ISI发生器，其通过经由（1）具有可调频率响应的加重滤波器或去加重滤波器，以及经由（2）诸如PCB迹线、一段电缆、离散滤波器等具有固定频率响应的的固定滤波器来传递数据信号而生成具有可变量的ISI的数据信号。

作为说明，考虑图1，其描绘了常规31” PCB迹线的插入损耗（或频率响应）105。PCB迹线实质上是低通滤波器，这是因为它使较高频率的信号衰减。它促使串行数字通信信号的快速边缘减慢，这使能够进行位判定的区域关闭。

图2描绘了数据信号在通过图1的31”PCB迹线之后的眼图200。眼图是被触发以在准确的数据位边界上进行重新追踪的重新追踪电压对比时间显示。这示出了在被同步至位速率时存在于数据位中和周围的所有的可能电压。眼图中间的张开区表示其中能够进行正确的位判定的区域。从图2显而易见的是通过添加31” 迹线的ISI，已经损害了眼张开度。

图3描绘了常规40” PCB迹线的插入损耗305。如预期的，此40” PCB迹线显示出比图1的31” PCB迹线更多的损耗 。

图4在相同图表上描绘了图1和图3的迹线的插入损耗以进行比较。

图5描绘了数据信号在通过图3的40”PCB迹线之后的眼图500。该损耗对于40” PCB迹线而言大于31” 迹线，并且因此该ISI也更大。这促使图5的眼图甚至比图2的眼图受到损害更多。也就是说，图5的眼图的张开区比图2的眼图的张开区小。