[发明专利]定制集成电路所用的架构引导式最佳系统精度定义算法

说明书

技术领域

本发明涉及一种用于在定制集成电路(IC)或专用集成电路(ASIC)中自动选择定点表达方式或浮点表达方式的方法。

背景技术

随着电子装置变得更加用户友好化，附加于这些电子装置的特征已经增多。例如，在针对嵌入式应用程序的典型硬件产品开发周期中，算法专家首先进行算法开发。在实现期间，工程师使用ASIC解决方案或使用诸如数字信号处理器(DSP)核心等的可编程解决方案来将设计转译成硬件。在这成为可能的情况下，设计师使用DSP供应商所提供的工具来开发汇编代码以使DSP核心作为目标。由于性能/存储器占用空间(footprint)极为重要，因此需要采用理解算法的工程师以及目标DSP的微架构和工具来开发固件。

将浮点算法转换成定点数系统是产品、特别是涉及信号处理算法的实现的产品的开发期间面临的共同问题。不幸地，该努力通常不由数字格式表达方式的技术优点来确定，而是由处理器的可用性或感知到的实现成本来确定。良好地选择信号处理阶段所使用的数字格式由此实现系统所期望的增益很重要。已经作了很大努力致力于在现成的DSP上将浮点系统模型转换成定点系统实现。这通常是系统设计师不具有在DSP中选择ALU宽度的灵活性的情况。系统设计师不得不接受所给予的(或可利用的)情况并将系统从浮点模型转换成DSP所支持的数字表达方式。

与定点表达方式和浮点表达方式相关联的好处和权衡是许多辩论的主题。在图1A～1B所示的示例中给出定点数系统和浮点数系统相对于给定信号范围的差异并且接着将进行论述。

现在转向参考图1A，在数字格式表达方式局限于N位的情况下，系统可以进行2^N个可能的表达方式。在输入处的信号功率的范围(以及因而振幅)在xdB展开的情况下、并且为了简单而在整个系统内存在均匀增益的情况下，使得输出信号展幅(以及在该系统内的任一点处的信号展幅)均处于相同的xdB。然后，2^N个表达方式可以均匀地分布在x dB的整个范围内。系统的硬件成本随着N的减小而降低。然而，这导致较少的箱以及较多的量化错误。在典型的通信系统中应对该问题的一个传统方法是使用定标(scaling)。尽管输入信号的静态范围可能相当大，但相对于系统的时间常数的信号的动态范围仅是其一小部分。因此，通过采用适当定标，可以将由发明人的数字系统表示的范围限制为x dB的一小部分。由于定标除了量化噪声以外还引入了舍入噪声的可能性，因此该操作传统上由系统设计师充分考虑来进行。

图1B示出在浮点方案中使用相同的N位的示例情况。在k个位用于指数并且n-k个位用于尾数的情况下，表达方式变得相当复杂而难以在单个图中绘制(如针对定点所进行的)。然而，在良好地选择了表达方式的情况下，可以具有如下格式：尾数的2^(n-k)个位覆盖信号的任何给定动态范围，并且2^k个这种范围的箱存在于信号展幅中。例如，在信号展幅为80dB并且可以安全地将该范围划分成8个10dB的箱的情况下，3个位需用于指数并且其余的n-3个位可用于尾数。图1B示出该情况。

在开发期间，设计师精制系统模型或算法以解决特定问题。通常，以浮点表示第一系统模型以避免量化噪声和舍入噪声的问题。在开发了该系统模型之后，紧接着系统设计师将该模型、代码或算法转换成预先指定了定点/浮点特性的特定架构的实现。在系统设计师考虑定点实现的情况下，不得不手动定义定标点和定标算法。这通常是在没有这些方法的计算成本的硬件的精确想法的情况下进行的。在不同于模型的浮点表达方式是所选择的形式实现的情况下，系统设计师无法控制指数或尾数所使用的位，因而不得不应对次最佳表达方式格式。

发明内容

在一个方面中，公开了一种用于自动生成利用计算机可读代码或模型描述的定制集成电路即定制IC的系统和方法，所述IC至少具有浮点参数、性能制约、以及针对输入信号的静态范围和动态范围。这通过以下操作来进行：确定动态范围相对于静态范围的比值，并且在所述比值超过预定值的情况下，选择浮点数表达方式，否则选择定点数表达方式；基于性能制约来选择数字表达方式格式；自动生成包括针对所选择的数字表达方式格式所唯一定制的硬件的处理器架构；以及将所生成的处理器架构综合为半导体制造所用的定制集成电路的计算机可读描述。