[发明专利]移位寄存器

说明书

技术领域

本发明涉及移位寄存器，特别涉及适用于显示装置的驱动电路等的移位寄存器。

背景技术

有源矩阵型的显示装置以行为单位选择配置成二维形状的像素电路，并对所选出的像素电路写入对应于视频信号的灰度电压，从而显示图像。在这样的显示装置中，为了以行为单位选择像素电路，设置有包含移位寄存器的扫描信号线驱动电路。

另外，作为使显示装置实现小型化的方法，已知有利用用于形成像素电路内的TFT(Thin Film Transistor：薄膜晶体管)的制造工艺、来将扫描信号线驱动电路与像素电路一起在显示面板上形成为一体的方法。例如利用非晶硅TFT来形成扫描信号线驱动电路。将扫描信号线驱动电路形成为一体而得的显示面板也被称为栅极驱动器单片面板。

关于扫描信号线驱动电路所包含的移位寄存器，以往已知有各种电路(例如，专利文献1～3)。在专利文献1中，记载有将图15所示的单位电路91进行级联而形成的移位寄存器。单位电路91包含五个晶体管Q1～Q5、以及电容C1。晶体管Q2具有作为使移位寄存器的输出信号OUT变为规定电平(这里为高电平)的输出晶体管的功能。在专利文献2和专利文献3中，也记载有将包含输出晶体管的单位电路进行级联而形成的移位寄存器。

图16是表示输出晶体管的连接方式的图。如图16所示，对输出晶体管Qo的漏极端子施加时钟信号CK，栅极端子与节点N1相连接，源极端子与输出端子OUT相连接。在该电路中，在输出晶体管Qo的栅极－漏极之间会产生寄生电容Cp。因此，若时钟信号CK发生变化，则节点N1的电位也会经由寄生电容Cp而发生变化。特别是若在节点N1的电位为低电平的期间内，时钟信号CK变为高电平，则节点N1的电位会变得比正常的低电平电位要高。因此，输出晶体管Qo的漏电流会增加，输出信号OUT的低电平电位会变得不稳定。

为了解决该问题，单位电路91包含有晶体管Q5。在单位电路91中，若时钟信号CK变为高电平，则晶体管Q5成为导通状态，从而对节点N1施加输出信号OUT的低电平电位。这样，对节点N1反复施加低电平电位，从而能使输出信号OUT的低电平电位保持稳定。

专利文献1：日本专利特开2005－50502号公报

专利文献2：国际公开第92/15992号刊物

专利文献3：日本专利特开平8－87897号公报

发明内容

然而，在将单位电路91进行级联而形成的现有的移位寄存器中，存在以下问题。在单位电路91中，晶体管Q5的阈值电压会因老化(随时间劣化)而升高。因此，若使现有的移位寄存器长时间动作，则由于晶体管Q5的导通电流会减小，因此，在时钟信号CK为高电平的期间内，无法将节点N1的电位下拉成低电平。另外，由于在晶体管Q5的栅极－漏极之间会产生新的寄生电容，因此，还存在以下问题：即，在时钟信号CK发生变化时，节点N1的电位会变得更容易发生变化。

因此，本发明的目的在于，提供一种能防止输出晶体管的控制端子电位随着时钟信号的变化而发生变化的移位寄存器。

本发明的第1方面是一种移位寄存器，该移位寄存器具有将多个单位电路进行级联而形成的结构，并基于多个时钟信号来进行动作，其特征在于，

所述单位电路包括：

输出晶体管，对该输出晶体管的第一导通端子提供一个时钟信号，其第二导通端子与输出节点相连接；

置位晶体管，该置位晶体管根据所施加的置位信号，来对所述输出晶体管的控制端子施加导通电位；

复位晶体管，该复位晶体管根据所施加的复位信号，来对所述输出晶体管的控制端子施加截止电位；以及

电容，该电容的一个电极与所述输出晶体管的控制端子相连接，对其另一个电极提供用于使所述输出晶体管的控制端子的截止电位保持稳定的信号。

本发明的第2方面的特征在于，在本发明的第1方面中，

对所述电容的另一个电极提供向与提供给所述输出晶体管的时钟信号相反的方向变化的信号。

本发明的第3方面的特征在于，在本发明的第2方面中，

所述单位电路还包括补偿电路，在所述输出晶体管的控制端子电位为截止电位时，该补偿电路对与所述电容的另一个电极相连接的节点提供与提供给所述输出晶体管的时钟信号反相的反相时钟信号，在所述控制端子电位为导通电位时，该补偿电路对所述节点施加截止电位。

本发明的第4方面的特征在于，在本发明的第3方面中，