[发明专利]固态储存装置

说明书

技术领域

本发明是有关于一种固态储存装置，且特别是有关于一种固态储存装置及其内部高速缓存(cache memory)的管理方法。

背景技术

众所周知，固态储存装置(Solid State Drive，SSD)使用与非门闪存(NAND flash memory)为主要存储组件，而此类的储存装置为一种非挥发性(non-volatile)的内存组件。也就是说，当数据写入闪存后，一旦系统电源关闭，数据仍保存在固态储存装置中。

请参照图1，其所绘示为固态储存装置的示意图。固态储存装置10中包括一控制单元101、高速缓存(cache memory)107与一闪存105。在固态储存装置10内部，控制单元101连接至闪存105与高速缓存107，以控制闪存105与高速缓存107的数据存取，控制单元101利用一外部总线20与主机(host)12之间进行指令与数据的传递。其中，外部总线20可为USB总线、IEEE 1394总线、PCIe总线或SATA总线等等。

再者，闪存中105包括许多区块(block)，而每个区块中又包括多个页(page)。例如，一个区块中有128页，而每个页的容量为8K bytes。再者，由于闪存105的特性，每次数据写入时是以页为最小单位，而每次抹除(erase)时则是以区块为单位进行数据抹除。

一般来说，高速缓存107作为一个缓冲单元(buffering unit)以暂时地储存主机12输入的写入数据或者固态储存装置10输出的读取数据。当固态储存装置10未接受电源时，高速缓存107中的数据将被删除，而高速缓存107可为静态随机存取内存(SRAM)或动态随机存取内存(DRAM)。由于高速缓存107是作为闪存105的缓冲单元，因此控制单元101需要有效率地管理高速缓存107，并且保持高速缓存107与闪存105中数据的一致性。

基本上，高速缓存107中包括复数个快取单元(cache unit)，每个快取单元皆对应一个地址，而控制单元101即是利用快取连结表(cache link list)来管理快取单元。

举例来说，图2所示为公知快取单元及其快取连结表示意图。其中，每个快取单元皆有一固定地址(A1～A8)，而快取单元的数据(Data)储存容量为例如一个页的大小。在快取连结表中，会记录每个快取单元所连结的前一个(previous)快取单元的地址、下一个(next)快取单元的地址、本身快取单元的状态(status)、以及本身快取单元对应于闪存105内的逻辑分配地址(logical allocation address，简称LAA)。再者，快取单元中的状态可区分为自由状态(free state)、写入状态(write state)、读取状态(read state)、需填满状态(need fill-up state)、锁住状态(lock state)。详细说明如下：

当快取单元(例如地址A8与A1的快取单元)内未储存数据或者储存无效的数据时，快取单元即为自由状态，控制单元可用来暂存主机12所输出的写入数据或者闪存105所输出的读取数据。

当快取单元(例如地址A3、A7的快取单元)暂时储存由主机12输出的一完整页的数据时，其状态即为写入状态，而此快取单元中的数据尚未写入闪存105，并且将会写入闪存105中P1、P4的逻辑配置地址内。

当快取单元(例如地址A4的快取单元)暂时储存由主机12输出的部份页数据时，其状态即为需填满状态，而此部份页的数据尚未写入闪存105，并且将会经过处理后才能写入闪存105中P3逻辑配置地址内。

当快取单元(例如地址A2、A6的快取单元)储存由闪存105输出的读取数据时，其状态即为读取状态，而此读取数据已经由闪存105中P2、P5的逻辑配置地址传递快取单元以及主机12。

当快取单元(例如地址A5的快取单元)正在被控制单元101处理时，此快取单元即在锁住状态。也就是说，此时闪存中，P5逻辑配置地址内的数据正在处理中，暂时无法进行读取或写入。

由以上的说明可知，公知固态储存装置10中，控制单元101是根据快取连结表来管理高速缓存107里的快取单元。也就是说，公知闪存是利用一个快取连结表，来将所有快取单元形成单一连结(link)。