[发明专利]正弦信号发生器

说明书

技术领域

本发明属于信号发生器领域，尤其是一种正弦信号发生器。

背景技术

随着电力工业的快速发展，非线性、冲击性负荷对电能质量造成了严重污染。不但引起了电网波形的畸变，谐波的存在也增加了输电导线上的损耗，导致电能质量下降，影响电力系统安全稳定运行，影响电力设备正常工作。因此谐波已成为污染电网和其它设备的公害。传统的正弦信号源根据实际需要一般价格昂贵，低频输出时性能不好且不便于自动调节，工程实用性较差。本发明以较低的成本制作正弦信号发生器，设计新颖，具有系统结构紧凑，集成度高，可配置性强的特点，可实现功能强大的系统。既可用作一般的正弦信号，也可作为调制用的教学演示信号源等。

发明内容

本发明的目的在于克服现有技术的不足，提供一种功能强大、性能稳定的正弦信号发生器。

本发明解决其技术问题是采取以下技术方案实现的：

一种正弦信号发生器，由电源、电压同步电路、控制模块、DDS模块、LPF低通平滑滤波器、液晶显示屏和键盘构成；其中，控制模块包括CPLD可编程逻辑器和单片机，电源、电压同步电路、液晶显示屏和键盘分别与控制模块相连，控制模块通过DDS模块连接LPF低通平滑滤波器。

而且，所述的DDS模块包括模拟幅度调制信号模块、模拟频率调制信号模块、NCO数控振荡源和DAC数模转换器，且NCO数控振荡源由Nbit相位累加器和ROM只读存储器构成。

而且，所述的CPLD可编程逻辑器采用EP1K30TC144-3FPGA芯片。

而且，所述的FPGA芯片嵌入了32位的软核处理器Microblaze，实现了对整合系统的控制。

而且，所述的DAC数模转换器采用12位并行数模转换器TLV5619。

本发明的优点和积极效果是：

1、本发明采用EP1K30TC144-3FPGA芯片实现DDS模块的工作，通过设定DDS模块上的相位累加器的位数N、频率控制字K和时钟频率fc的值，地址以查表方式，得到对应相位的信号幅度值，经过DAC数模转换器，就可以得到一定频率的信号输出波形，LPF低通平滑滤波器对输出的信号波形进行平滑处理，滤除杂波和谐波。

2、本发明采用嵌入了32位的软核处理器Microblaze的FPGA芯片，实现对整个系统的控制，同时增加键盘驱动、液晶显示屏驱动模块，实现用户与单片机的交互，使整个系统高度集成化。

3、本发明采用中断查询的方式接收通过键盘输入的频率值。该频率值一方面送到数码显示接口进行显示，另一方面转化成频率控制字送往Nbit相位累加器模块。

4、本发明设计合理，采用DDS技术，使信号发生器在保证输出稳定的正弦波频率情况下，能够实现频率可调，失真度小，频率步进小，精确度高的特点，产生的正弦信号源可以广泛运用于教学或高科技工业以及实验场合。

附图说明

图1是本发明的系统框图示意图。

图2是基于DDS技术的原理框图。

图3是模拟幅度调制原理框图。

   图4是模拟频率调制原理框图。

具体实施方式

以下结合附图对本发明实施例做进一步详述：

一种正弦信号发生器，如图1所示由：由电源、电压同步电路、控制模块、DDS模块、LPF低通平滑滤波器、液晶显示屏和键盘构成；其中，控制模块包括CPLD可编程逻辑器和单片机，电源、电压同步电路、液晶显示屏和键盘分别与控制模块相连，控制模块通过DDS模块连接LPF低通平滑滤波器。

图2是基于DDS技术的原理框图，fc为时钟频率，K为频率控制字，N为相位累加器的字长，M为ROM地址线位数，L为ROM数据线宽度，fo为输出频率。在时钟频率fc的控制下，对输入频率控制字K进行累加，累加满量时就产生溢出。相位累加器的输出对应于该时刻合成周期信号的相位，并且这个相位是周期性的，在0～2π范围内变化。相位累加器位数为N，最大输出为2N-1，对应于2π的相位，累加1次就输出1个相应的相位码，地址以查表方式，得到对应相位的信号幅度值，经过DAC数模转换器转换，就可以得到一定频率的信号输出波形，LPF低通平滑滤波器对输出的信号波形进行平滑处理，滤除杂波和谐波。

图3是模拟幅度调制原理框图，由DDS模块产生的波形信号作为载波，在单片机内部做调制信号正弦波形存储表，根据键盘所设定的调制度与ROM只读存储器中的数据相乘的结果发送到CPLD可编程逻辑器与DDS得到的波形相乘，再与DDS信号相加就产生相应的数字调幅波编码，经DAC数模转换器转换得到模拟调幅信号。