[发明专利]采用微处理器架构的通用芯片逻辑设计结构及其方法

说明书

技术领域

本发明涉及集成电路设计领域，特别涉及数字逻辑集成电路中的系统电路设计、SOC系统中的系统控制、外围接口电路的设计技术领域，具体是指一种采用微处理器架构的通用芯片逻辑设计结构及其方法。

背景技术

现代社会中，集成电路的应用和不断发展，一直是支撑和推动现代电子行业迅速崛起的强大动力。在这个发展过程中，当处理器对大规模运算疲于应付时，DSP应运而生，通过内嵌的硬件加速单元，将原先需要几十个指令周期完成的任务，缩减到单周期运行，大大提升了系统效率。

而当在图像处理和通信领域遇到更复杂的运算，则又需要做成ASIC(专用集成电路)，来达到需求。而对于繁琐的硬件系统，总线，接口等的控制更不是处理器或者DSP来得及处理的。所以在对速度和即时性要求很高的应用，ASIC都是很好的选择。

然而，全部依靠硬件逻辑来实现功能同样带来了另外的问题，设计不再具有灵活性，相应的电路模块只完成专用的功能，逻辑都被固化，有时候即使是很相近的2个应用，也不得不修改电路设计，哪怕只是修改一小部分逻辑，都不得不重新再流片。而且现在芯片生产的成本还是价格不菲，动辄数十万美金，这也就给芯片的开发带来了更大的成本风险，而往往一款芯片面世后，会有更多的性能升级的需求，此时常常为增加一个功能不得不再次流片。既增加了成本，削弱了本已经微薄的芯片利润，更带来产品周期的延误，严重的甚至错失市场良机。

如何在现有工艺水平下，同样的生产成本上得到更大得更灵活的产出呢？这就要考虑充分优化现有芯片的设计结构了。

市场上目前看到的是，引领芯片技术的领袖企业——Intel，已经不再一味的靠提升芯片频率来标榜性能了。而是对总体设计架构的优化升级，推出双核，四核的多处理器核心的芯片。一方面现有的CPU已经在当前先进的工艺技术支持下能够提供很高的处理性能，另一方面随着越来越多的应用的开发，系统对多任务多线程的需求越来越多。简单的提升芯片的频率不能完全满足应用的需求，同时还带来更大的功耗。多核心的架构，其实也是引入了硬件的并行计算的特点，在单核心的性能已经发展到阶段性极致的时候，进一步的性能提升就要靠并行结构来实现了。当然得到性能的同时，也增加了数倍的芯片面积。

而在处理器系统(在此暂且称之为软件系统)开始采纳硬件优点的同时，ASIC设计一样可以借鉴软件系统的灵活性。相对于CPU的软件处理，通过专用的固化的电路来实现最优的硬件性能和最经济的芯片面积。这也是目前ASIC大为流行的主要原因。但是正如前面所提到的当前处理器的性能发展迅速，能承担更多的工作。而另一方面ASIC电路灵活性的缺失电路面积的增加，而且芯片行业竞争越来越激烈，往往成败取决于芯片的成本和芯片推向市场的速度。市场的需求是变化的，客户的需求也是多样的，这就要求能更快的更便宜满足市场推出产品。而一次又一次得流片，带来的是掩膜费用的增加和工期的延长，新的芯片不仅需要安排进繁忙的生产线，而且之后的测试将带来更大的成本和时间的消耗。显然硬件也有借鉴软件灵活性的潜在需求，在软件和硬件中找到一个最佳平衡点十分重要了。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够增加系统芯片设计的灵活性和通用性、简化硬件设计、降低芯片开发的成本和周期、工作性能稳定可靠、适用范围较为广泛的采用微处理器架构的通用芯片逻辑设计结构及其方法。

为了实现上述的目的，本发明的采用微处理器架构的通用芯片逻辑设计结构及其方法如下：

该采用微处理器架构的通用芯片逻辑设计结构，包括芯片内部的存储模块和中央处理单元，其主要特点是，所述的存储模块中设置有至少一个任务参数配置单元，所述的通用芯片逻辑设计结构中还包括任务扫描功能单元、电路参数配置单元和功能逻辑电路单元，所述的任务扫描功能单元与所述的任务参数配置单元相连接，且该任务扫描功能单元通过所述的电路参数配置单元与所述的功能逻辑电路单元相连接。

该采用微处理器架构的通用芯片逻辑设计结构中的任务参数配置单元组成任务列表，所述的任务扫描功能单元为任务列表读取控制单元。

该采用微处理器架构的通用芯片逻辑设计结构中的通用芯片逻辑设计结构中还包括与所述的任务参数配置单元相对应的任务使能控制位。

该采用微处理器架构的通用芯片逻辑设计结构中的电路参数配置单元为电路参数配置寄存器。

该采用微处理器架构的通用芯片逻辑设计结构中的存储模块为RAM存储器。