[发明专利]用于将数据写入快闪存储设备的半导体存储器的装置和方法

说明书

本发明专利申请是国际申请号为PCT/JP2003/010718，国际申请日为2003 年8月25日，进入中国国家阶段的申请号为03801476.9，名称为“用于将数 据写入快闪存储设备的半导体存储器的装置和方法”的发明专利申请的分案申 请。

技术领域

本发明涉及一种包括快闪存储设备的半导体存储器的装置。特别是，本发 明涉及一种用于将数据写入该快闪存储设备的方法。

背景技术

信息处理设备以及近年来的家用电器(例如，电视机和电冰箱)包括CPU， 并且通过软件来实现高级操作控制。这些设备将用于该操作控制和参数的(固 件)程序存储在ROM中。包括快闪存储设备的半导体存储器装置被普遍用作 这些ROM。此外，这些半导体存储器装置被普遍用于诸如笔记本计算机、个 人数字助理(PDA)、数码相机、便携式音频播放机和蜂窝电话等便携式信息 处理设备(移动设备)中，作为外部的小型记录介质(比如存储卡)。尤其针 对这些用途，这些半导体存储器装置需要具备大容量、小尺寸。

快闪存储设备的存储区通常被分成多页，每页具有固定数量的存储单元。 逐页地执行数据的写入和读取。该存储区被进一步分成多个块，每个块具有固 定数量的这些页。在这些块中的每个块中共同执行数据擦除。相应地，与RAM 对比，从严格意义上讲，无法在该快闪存储设备中执行数据的逐页重写。

例如，如下所述，常规半导体存储器装置实现被存储在快闪存储设备的一 些页中的数据的更新(以下被称作“页的更新”)，以及将新的数据写到空白 页上(以下被称作“页的增加”)。图9展示了：通过该常规半导体存储器装 置，来更新或增加快闪存储器1的一个块中的页。

该常规半导体存储器装置包括快闪存储器1和两个RAM：保存缓冲器20 和页缓冲器2。快闪存储器1被分成一个以上的块B0、B1......。将物理地址分 配给这些块B0、B1......中的每个块。这些块中的每个块包括32页。例如，头 块(或第一个块)B0包括页P0、P1......和P31，第(n+1)个块Bn(n≥1) 包括页Q0、Q1......和Q31。这个块中的页由该块的物理地址和该块中的页号 这一对数据来加以识别。例如，这些页号是从其顶页开始顺次安置在这个块的 各页上的序号0-31。保存缓冲器20和页缓冲器2每个都具备实质上与快闪存 储器1的一页的存储容量相等的存储容量。

主机将逻辑地址发送到该半导体存储器装置，该逻辑地址指定写目标页和 将要被写入的数据对象。该半导体存储器装置将这些数据对象DN存储在页缓 冲器2中。另一方面，该半导体存储器装置从该逻辑地址中识别快闪存储器1 中的对应的页。例如，当该逻辑地址指定头块B0的第(p+1)页Pp(0≤p≤ 3 1)时，该半导体存储器装置将该逻辑地址转换成头块B0的物理地址和第(p+1) 页Pp的页号p这一对数据。该物理地址被识别为作为数据传送源的块(以下 被称作“源块”)的物理地址。然后，在快闪存储器1中，该半导体存储器装 置选择其中还没有写入数据的一个块(以下被称作“空白块”)。例如，该半 导体存储器装置选择作为该空白块的第(n+1)个块Bn。第(n+1)个块Bn的 物理地址被识别为块的物理地址，源块B0中所存储的数据被传送到该块(以 下被称作“目的块”)。