[发明专利]解码AES－3数字音频数据流的两相解码器

说明书

本申请是名称为″从串行化的数字音频数据流中提取数字音频数据字的方法″、申请号为038145278、申请日为2003年6月20日的申请的分案申请。

本申请涉及2002年6月21日提出的美国临时专利申请第60/390,357号。

本申请还涉及如下序号的同时待审美国专利申请：

PCT/____(代理人案号IU010620)，PCT/____(代理人案号IU020157)，

PCT/____(代理人案号IU020158)，PCT/____(代理人案号IU020160)，

PCT/____(代理人案号IU020161)，PCT/____(代理人案号IU020162)，

PCT/____(代理人案号IU020252)，PCT/____(代理人案号IU020253)，

PCT/____(代理人案号IU020254)，PCT/____(代理人案号IU020255)，和

PCT/____(代理人案号IU020256)，所有这些申请都转让给本申请的受让人，特此全文引用，以供参考。

技术领域

本发明涉及适于在广播路由器中使用的两相解码器，更具体地说，涉及用于从输入AES-3数字音频数据流中提取32位宽数据子帧的两相解码器和相关方法。

背景技术

传统地，串行数字音频解码器使用PLL来锁定输入信号。但是，为了在串行数字音频解码器中使用PLL，通常需要各种外部部件。结果，并入了PLL的串行数字音频解码器往往既昂贵又笨重。此外，无法容易地在多种制造技术之间切换多个PLL。结果，PLL不能非常适合地在集成多种设计技术的设备中使用，所述各种设计技术例如不同的FPGA系列和/或不同标准单元和门阵列系列。

发明内容

本发明针对用于从串行化的数字音频数据流中提取数字音频数据字的两相解码器和相关方法。与此相一致，根据估计的用于串行化的数字音频数据流的位时间来构造转变窗口(transition window)。然后基于串行化的数字音频数据流中每个转变相对于前置码(preamble)子窗口以及所述转变窗口的至少一个数据子窗口的位置，从串行化的数字音频流中提取多个数字音频数据字。每一个所提取的数字音频数据字包括可通过位于前置码子窗口中的至少一个转变和位于至少一个数据子窗口中的至少一个转变的结合来识别的前置码。取决于所检测的转变位置的特定结合，所提取的数据字可以进一步被识别为具有三种不同类型的前置码中的一种。这些结合包括：位于前置码子窗口中的一对连续转变，及跟随其后的位于至少一个数据子窗口中的一对连续转变；位于前置码子窗口中的一对非连续转变，其由位于至少一个数据子窗口中的一对连续转变分隔；和位于前置码子窗口中的转变，及跟随其后的位于至少一个数据子窗口中的第一、第二和第三转变。

附图说明

图1是并入了按照本发明的原理构造的两相解码器的全冗余线性可扩展广播路由器的方块图；

图2是图1的全冗余线性可扩展广播路由器的第一广播路由器部件的放大方块图；

图3是图2的第一广播路由器部件的AES输入电路的放大方块图；

图4是图3的AES输入电路的AES两相解码器电路的放大方块图；

图5是图4的AES两相解码器的位时间估计器确定关于AES-3串行数字音频数据流的估计的位时间的方法的流程图；

图6是AES-3串行数字音频数据子帧的方框图；

图7是AES-3串行数字音频数据流的方框图；

图8是利用由图5的方法确定的估计的位时间构造的转变窗口的方框图；和

图9是通过图4的AES两相解码器的解码逻辑电路实现的状态图。

具体实施方式

首先参照图1，现在更详细地描述全冗余线性可扩展广播路由器100。正如现在所看到的那样，全冗余线性可扩展广播路由器100包括相互耦合以形成较大全冗余线性可扩展广播路由器100的数个广播路由器部件。每个广播路由器部件是包括第一和第二路由器矩阵的分离路由器设备，第二路由器矩阵是第一路由器矩阵的冗余。因此，每个广播路由器含有第一和第二路由引擎，分别用于第一和第二路由器矩阵之一，每一个路由引擎在它的输入端接收相同的输入数字音频数据流，并在其输出端放置相同的输出数字音频数据流。正如此处所公开的那样，用于构造全冗余线性可扩展广播路由器的每个广播路由器部件都是N×M大小的广播路由器。但是，完全可以设想，全冗余线性可扩展广播路由器100可以替换为由大小彼此不同的广播路由器部件构成。