[发明专利]用于不同装置间快速数据转移的方法及设备

说明书

发明背景

本发明是关于测试设备，特别是关于一个网络测试设备。

技术背景

在网络的测试及分析中，当网络的速度增加时，测试设备处理能力的更有效率的使用变成更重要，以最大化分析能力且最小化硬件需求。因此，假如可能的话，期望仅于单一的时间下于一总线上移动数据。在网络分析设备中，可以使用许多特殊化的处理芯片，然而，并非所有于数据可以分配至其上的设备中使用中的期望的装置于接收数据的行为是类似的。因此，举例而言，在千兆位数据转移速率的下，对于个别的装置使用数据的多重储存及恢复可能时间不够。

发明内容

根据本发明，是提供一种方法及设备，以于不同装置间转移数据。

因此，本发明的一个目的是为提供一种改进的设备，其用于最小化于外部内存及内部处理器内存中的恢复及储存数据的时间。

本发明的一个进一步的目的是为提供一种改进的设备，其由一个媒体存取控制器同时储存数据于内存及一个数字信号处器中。

附图说明

本发明的主题是特别指出且明显地叙述于本说明书的结论部分。然而，通过参考下列说明并结合附图，本发明的操作的组织及方法以及进一步的目的及优点可以获得最佳的了解。其中，类似的参考符号是指类似的组件。

图1是实施本发明的一个网络测试设备的一个方块图；及

图2是一个根据本发明的操作的时序图。

具体实施方式

该根据本发明的一个较佳实施例的系统是包含一个网络测试设备，其适合于通过实质同时地由一个来源提供数据至两个目的地而加速操作。

参照图1，其是一个网络测试装置10的方块图，该网络测试装置10是通过一个媒体存取控制器(MAC)14而连接至一个网络12。该媒体存取控制器14是通过一个总线16而连接至内存18(较适合是为SDRAM)及一个数字处理器20。一个复合可程序规划的逻辑装置(Complex Programmable LogicDevice，CPLD)22是与该媒体存取控制器14、该内存18及该数字信号处理微处理器20的每一个连接，以提供控制。

在操作时，由该网络而来的通讯量是通过该媒体存取控制器14而接收。该媒体存取控制器14是一个先进先出(First-In First-Out，FIFO)的装置，且对于其接收的数据是不提供寻址的存取或输出。于另一方面，该SDRAM 18及该数字信号处理微处理器20两者是对于数据的储存采用寻址的机制。  典型地，根据现有技术，由该媒体存取控制器接收的数据将通过该总线而由该数字信号处理微处理器读出，且假如该数据将被储存，则其将于一个个别的总线转移操作中，通过该总线而被该数字信号处理微处理器写入该SDRAM中。因此，该数据将通过该汇流至少不同的两次。为了加速操作且不需要该微处理器由该媒体存取控制器读取数据，且然后于一个个别的操作中，将数据写入内存中，应决定该数据是将被储存于内存中，根据本发明，当数据由该媒体存取控制器恢复时，该数据同时被写入一个于该SDRAM中的储存地址及写入该数字信号处理微处理器中。然后，假如该数字信号处理微处理器确认该数据将被储存，则至该内存的地址指向器是被更新，以于该内存中选择一个下一个位置用于后续的数据。然而，假如该数字信号处理微处理器确认该数据将不被储存，则至该内存的地址指向器不被更新，且取而代之的是维持设定至该先前写入至内存的该起始点。以此方式，由该媒体存取控制器所提供的下一个数据是被写入而“覆盖”于将不被储存的先前数据。

因此，根据本发明，由该媒体储存控制器接收而来的数据仅需通过该总线一次，而加速操作。

该数据转移的时序是由该复合可程序规划的逻辑装置通过该控制线而完成。一个时序图表示于图2，其中，是显示代表的信号。

由该数字信号处理微处理器而来的三个信号是显示如下：

——时脉24(在该附图的实施例中60百万赫芝是适合的)

——数字信号处理  命令26(由该数字信号处理微处理器而来的命令信号)

——Trdsp Addr 28(由该数字信号处理微处理器提供的地址信号，以选择该SDRAM的列及行地址)。

两个SDRAM信号是如下所示：

——Sdram Command 30(一个命令信号，以引导该SDRAM的操作)

——列/行地址32(列及行选择信号，以寻址该SDRAM)。

一个由该媒体存取控制器而来的信号是示于下：

——RX Data 34(由该媒体存取控制器先进先出装置所接收的数据)。