“薄膜晶体管阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3900897个，建议您升级VIP下载更多相关专利

[发明专利]薄膜晶体管阵列-CN201380053653.X有效
发明人：松原亮平 -专利权人：凸版印刷株式会社
申请日： 2013-09-06 - 公布日： 2018-01-30 - 主分类号： G09F9/30 文献下载
摘要：本发明提供即便在半导体层的形成中适用印刷法也具有高产量、定位精度良好、高开关比且元件间的不均少的薄膜晶体管阵列。本发明的薄膜晶体管阵列在第1方向及第2方向上以矩阵状配置有多个薄膜晶体管和电容器的组合，其具有将配置于第1方向上的薄膜晶体管的源电极(27)彼此连接的多个源极配线(28)、将配置于第2方向上的薄膜晶体管的栅电极(21)彼此连接的多个栅极配线(22)、将配置于第2方向上的电容器的电容器电极(23)彼此连接的多个电容器配线(24)、以及将配置于第1方向上的薄膜晶体管的半导体层(13)彼此连接的多个半导体层连接线(12)，半导体层连接线(12)的宽度比薄膜晶体管的半导体层(13)的宽度窄。
薄膜晶体管阵列

[发明专利]薄膜晶体管阵列-CN200610103042.3有效
发明人：黄兆庆;任坚志;游辉钟;洪孟锋;刘文雄;朱弘仁 -专利权人：中华映管股份有限公司
申请日： 2006-07-06 - 公布日： 2008-01-09 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种薄膜晶体管阵列，包括基板以及配置于基板上的多个薄膜晶体管、多个像素电极、多条共用配线与多个辅助电极。基板具有多个像素区域，而薄膜晶体管、像素电极与辅助电极则是分别配置于各像素区域内。在各像素区域内，像素电极覆盖于共用配线上，并与薄膜晶体管电性连接。辅助电极则是位于像素电极与共用配线之间，且辅助电极与共用配线间的重叠区域面积为L×H，而重叠区域的边长和大于2L×2H。此薄膜晶体管阵列上各像素区域内的馈通电压彼此相等。
薄膜晶体管阵列

[发明专利]薄膜晶体管阵列-CN201980056442.9在审
发明人：石崎守 -专利权人：凸版印刷株式会社
申请日： 2019-08-23 - 公布日： 2021-04-09 - 主分类号： H01L29/786 文献下载
摘要：本发明提供一种消耗电力量小的薄膜晶体管阵列。薄膜晶体管阵列包括列布线和行布线、以及包含薄膜晶体管的像素，对薄膜晶体管而言，源极电极在俯视时为恒定宽度的线状，漏极电极在俯视时具有隔着规定距离的间隙而包围源极电极的U字部，半导体图案至少在源极电极以及漏极电极间构成沟道区域
薄膜晶体管阵列

[发明专利]薄膜晶体管阵列-CN201980056430.6在审
发明人：石崎守;两泽克彦 -专利权人：凸版印刷株式会社
申请日： 2019-08-23 - 公布日： 2021-04-09 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种消耗电力量小的薄膜晶体管阵列。薄膜晶体管阵列包含：列布线、行布线、电容器布线；以及多个像素，该多个像素沿第一方向以及第二方向以矩阵状排列设置，具有薄膜晶体管等，多个像素形成M列N行的有效区域，薄膜晶体管的源极电极连接于列布线，栅极电极连接于行布线
薄膜晶体管阵列

[发明专利]薄膜晶体管阵列-CN200510079394.5无效
发明人：吴铭仁;张原豪 -专利权人：中华映管股份有限公司
申请日： 2005-07-04 - 公布日： 2007-01-10 - 主分类号： H01L27/12 文献下载
摘要：一种薄膜晶体管阵列，包括基板、多个薄膜晶体管、多个像素电极、多条共用配线以及多个辅助电极。这些薄膜晶体管、像素电极及辅助电极分别设置于基板上的像素区域内。薄膜晶体管的漏极与栅极之间具有第一重叠区域，以使得漏极与栅极之间形成栅极－漏极寄生电容，且薄膜晶体管的漏极从通道层上沿一方向延伸至像素电极下方，并通过接触窗电连接至此像素电极。
薄膜晶体管阵列

[发明专利]薄膜晶体管阵列-CN201480017046.2有效
发明人：石崎守 -专利权人：凸版印刷株式会社
申请日： 2014-03-07 - 公布日： 2018-03-02 - 主分类号： H01L29/786 文献下载
摘要：本发明提供栅极‑源极间容量或源极‑像素间容量小、不易劣化且缺陷少的薄膜晶体管阵列。本发明的薄膜晶体管阵列在绝缘基板上具有栅电极、栅极配线、电容器电极、电容器配线、栅绝缘膜、以及在俯视下在与栅电极重叠的区域内具有彼此的间隙的源电极及漏电极，至少在所述间隙中具有半导体图案，所述薄膜晶体管阵列具有源极配线
薄膜晶体管阵列

[发明专利]阵列基板及其制备方法-CN202011171343.6在审
发明人：艾飞;舒照伟 -专利权人：武汉华星光电技术有限公司
申请日： 2020-10-28 - 公布日： 2021-01-26 - 主分类号： H01L27/12 文献下载
摘要：本申请公开了一种阵列基板，阵列基板的显示区包括多个第一薄膜晶体管组件和多个第二薄膜晶体管组件，第一薄膜晶体管组件包括至少一个多晶硅薄膜晶体管，第二薄膜晶体管组件包括至少一个非晶氧化物半导体薄膜晶体管；多个第一薄膜晶体管组件和第二薄膜晶体管组件在显示区交替分布本申请实施例提供的阵列基板，通过在阵列基板显示区采用第一薄膜晶体管组件和和第二薄膜晶体管组件交替设置，而第一薄膜晶体管组件包括至少一个多晶硅薄膜晶体管，第二薄膜晶体管组件包括至少一个非晶氧化物半导体薄膜晶体管；两者交替设置在阵列基板的显示区，可以同时实现高频驱动和降低阵列基板的功耗。
阵列及其制备方法

[发明专利]阵列基板、阵列基板的制作方法以及显示面板-CN202010299660.X在审
发明人：李勃;张明福;俞凤至;纪卢芳月;汪建平 -专利权人：合肥维信诺科技有限公司
申请日： 2020-04-16 - 公布日： 2020-07-17 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种阵列基板、阵列基板的制作方法以及显示面板。阵列基板包括第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管为顶栅型晶体管，第二薄膜晶体管为底栅型晶体管，第一薄膜晶体管的栅极与第二薄膜晶体管的栅极同层设置。可以在一道mask中同时形成第一薄膜晶体管的栅极和第二薄膜晶体管的栅极，从而可以减少制作薄膜晶体管混合型的阵列基板时所需要的工艺流程，进而降低了制作阵列基板的生产成本。另外，第二薄膜晶体管的栅极设置于第一薄膜晶体管的栅极绝缘层上，从而可以节省第二薄膜晶体管的缓冲层，进一步地减少制作薄膜晶体管混合型的阵列基板时所需要的工艺流程，进而降低了制作阵列基板的生产成本。
阵列制作方法以及显示面板

[发明专利]一种阵列基板、显示面板及制作方法-CN201611025995.2有效
发明人：吴天一;马骏 -专利权人：上海天马微电子有限公司;天马微电子股份有限公司
申请日： 2016-11-18 - 公布日： 2019-11-08 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种阵列基板、显示面板及制作方法，所述阵列基板包括：第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管和所述第二薄膜晶体管形成于衬底基板的上方，所述第一薄膜晶体管包含金属氧化物薄膜晶体管，所述第二薄膜晶体管包含非晶硅薄膜晶体管，所述第一薄膜晶体管位于所述阵列基板的显示区，所述第二薄膜晶体管位于所述阵列基板的周边电路区。本发明通过在阵列基板显示区使用金属氧化物薄膜晶体管，在阵列基板周边电路区使用非晶硅薄膜晶体管，解决了金属氧化物薄膜晶体管无法同时满足显示面板对正偏压稳定性和阈值电压要求的问题，实现了在改善画面显示效果的同时
一种阵列显示面板制作方法

[发明专利]一种薄膜晶体管阵列的制造方法-CN201210220755.3无效
发明人：王亚平 -专利权人：广州市恩正电子科技有限公司
申请日： 2012-06-29 - 公布日： 2013-01-23 - 主分类号： H01L21/77 文献下载
摘要：本发明涉及一种薄膜晶体管阵列的制造方法。本发明所述制造方法包括以下步骤：在一套掩模板绘制能在平板玻璃表面制造阵列四边都有扫描线引脚的薄膜晶体管阵列图案；根据所绘制图案在平板玻璃表面制造阵列四边都有扫描线引脚的薄膜晶体管阵列；根据需要将所制造的薄膜晶体管阵列切割成一个面积较大的薄膜晶体管阵列或者分割为若干个面积较小的薄膜晶体管阵列本发明提高了较大面积而生产数量较少的薄膜晶体管阵列的生产效率，降低了较大面积薄膜晶体管阵列面板的不良率，并可使用较小面积薄膜晶体管阵列面板工艺、材料制造较大面积薄膜晶体管阵列面板，由此减低大面积面板成本
一种薄膜晶体管阵列制造方法

[发明专利]一种薄膜晶体管阵列的制造方法-CN201110203366.5无效
发明人：王亚平;张亚美 -专利权人：王亚平;张亚美
申请日： 2011-07-20 - 公布日： 2012-04-18 - 主分类号： H01L21/77 文献下载
摘要：本发明涉及一种薄膜晶体管阵列的制造方法。本发明所述制造方法包括以下步骤：在一套掩模板绘制能在平板玻璃表面制造阵列四边都有扫描线引脚的薄膜晶体管阵列图案；根据所绘制图案在平板玻璃表面制造阵列四边都有扫描线引脚的薄膜晶体管阵列；根据需要将所制造的薄膜晶体管阵列切割成一个面积较大的薄膜晶体管阵列或者分割为若干个面积较小的薄膜晶体管阵列本发明提高了较大面积而生产数量较少的薄膜晶体管阵列的生产效率，降低了较大面积薄膜晶体管阵列面板的不良率，并可使用较小面积薄膜晶体管阵列面板工艺、材料制造较大面积薄膜晶体管阵列面板，由此减低大面积面板成本
一种薄膜晶体管阵列制造方法

[发明专利]薄膜晶体管阵列基板及其制作方法、显示装置-CN201811026736.0在审
发明人：刘文渠;张锋;姚琪;吕志军;董立文;党宁;张世政;崔钊;宋晓欣 -专利权人：京东方科技集团股份有限公司
申请日： 2018-09-04 - 公布日： 2019-01-11 - 主分类号： H01L27/12 文献下载
摘要：本发明提供了一种薄膜晶体管阵列基板及其制作方法、显示装置，属于显示技术领域。其中，薄膜晶体管阵列基板，包括位于衬底基板上、阵列排布的多个薄膜晶体管和覆盖所述薄膜晶体管的平坦层，所述薄膜晶体管的有源层和所述平坦层之间设置有遮光层，所述遮光层覆盖所述薄膜晶体管阵列基板的全部显示区域本发明的技术方案能够保证薄膜晶体管阵列基板的产品性能。
薄膜晶体管阵列基板薄膜晶体管显示装置平坦层遮光层产品性能衬底基板显示区域阵列排布源层覆盖制作保证

[发明专利]一种阵列基板以及制作方法-CN201710153697.X在审
发明人：林鸿;东海林功;世良贤二;何水;袁永;吴天一 -专利权人：厦门天马微电子有限公司
申请日： 2017-03-15 - 公布日： 2017-06-20 - 主分类号： H01L27/12 文献下载
摘要：本发明实施例公开了一种阵列基板以及其制作方法，所述阵列基板包括多个第一薄膜晶体管和多个第二薄膜晶体管；第一薄膜晶体管和所述第二薄膜晶体管形成于衬底基板的上方；第一薄膜晶体管的有源层为低温多晶硅，所述第二薄膜晶体管的有源层为氧化物半导体；第一薄膜晶体管位于阵列基板的周边电路区，第二薄膜晶体管位于所述阵列基板的显示区；第一薄膜晶体管的栅极和第二薄膜晶体管的栅极位于不同层，且第一薄膜晶体管的源漏电极和第二薄膜晶体管的源漏电极位于同层。本发明解决了显示面板中同时形成金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管时，两种类型薄膜晶体管各膜层不兼容的问题，提高了显示面板的电学性能和稳定性。
一种阵列以及制作方法

[发明专利]阵列基板及其制造方法、显示装置-CN201410852998.8在审
发明人：刘翔 -专利权人：京东方科技集团股份有限公司
申请日： 2014-12-31 - 公布日： 2015-04-22 - 主分类号： H01L21/77 文献下载
摘要：本发明公开了一种阵列基板及其制造方法、显示装置，其中，该阵列基板包括：第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管形成于衬底基板的上方，第一薄膜晶体管为多晶硅薄膜晶体管，第二薄膜晶体管为金属氧化物薄膜晶硅管或非晶硅薄膜晶体管，第一薄膜晶体管位于阵列基板的周边区域，第二薄膜晶体管位于阵列基板的显示区域。本发明的技术方案可有效的解决多晶硅薄膜晶体管无法应用于6G以上的大尺寸显示面板的生产的问题，彻底突破准分子激光晶化工艺瓶颈的限制，有非常高的应用价值。
阵列及其制造方法显示装置

[发明专利]阵列基板、阵列基板的制作方法及显示面板-CN202110822871.1有效
发明人：蒙艳红 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2021-07-21 - 公布日： 2022-07-12 - 主分类号： H01L27/12 文献下载
摘要：本申请提供一种阵列基板、阵列基板的制作方法及显示面板。阵列基板包括衬底基板和设置在衬底基板上的薄膜晶体管层，衬底基板具有显示区和位于显示区一侧的边框区。薄膜晶体管层包括位于边框区的第一薄膜晶体管，以及位于显示区的第二薄膜晶体管。第一薄膜晶体管的漏极与第二薄膜晶体管的栅极电连接，第一薄膜晶体管的源极和漏极与第二薄膜晶体管的栅极同层设置。通过使第一薄膜晶体管的源漏极与第二薄膜晶体管的栅极同层设置，第一薄膜晶体管的源漏极与第二薄膜晶体管的栅极时可通过一道光罩制程形成，由此简化了阵列基板的制作过程，降低了制作成本。
阵列制作方法显示面板

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条