“至三进制”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6026847个，建议您升级VIP下载更多相关专利

[发明专利]数字二进制至三进制转换电路-CN90108463.8无效
发明人：安德鲁·杰弗里·汤姆林斯;丹尼尔·布赖恩·托马斯 -专利权人：标准电话电报公共有限公司
申请日： 1990-10-17 - 公布日： 1992-12-23 - 主分类号： H04L29/00 文献下载
摘要：本发明描述了用于(比方说)PCM多路复合/信号分离器的低频输出端的数字二进制及三进制转换电路，通过晶体管TR1使一对二进制输入反相来提供一个三电平输出信号，一对晶体管开关(TR2、TR3)被偏置成接近饱和状态，把上述的经反相和未经反相的二进制输入高速转换成三进制输出信号。
数字二进制至三进制转换电路

[发明专利]二进制数字信号至三进制模拟信号转换方法及其转换电路-CN202111289430.6在审
发明人：孙迎丽;陈乐;赵建亭;富雅琼;钱璐帅;林伟敏;张文昊 -专利权人：中国计量大学
申请日： 2021-11-02 - 公布日： 2022-02-11 - 主分类号： H03M7/04 文献下载
摘要：本发明提供了一种二进制数字信号至平衡三进制模拟信号的转换方法及转换电路，一种二进制数字信号至平衡三进制模拟信号的转换方法，包括步骤如下：检测二进制数字信号对应的二进制数的位数，记为M；将二进制数从低位到高位等位数的分割为若干转换单元，每个转换单元的位数记为N；自低位到高位依次读取每个转换单元的二进制数，读取次数记为K；将每个转换单元的二进制数转换为三进制数，并乘以十进制数2(N(K‑1))所对应的三进制数；将上一步骤中所得的三进制数进行加法运算得到原二进制数对应的三进制数；将得到的三进制数转换为模拟信号。本发明的有益效果在于：将二进制数字信号转换成对应的三进制模拟信号，从而实现二进制数字信号驱动三进制芯片。
二进制数字信号至三进制模拟转换方法及其电路

[发明专利]数据符号至芯片映射的方法和设备-CN201911130921.9有效
发明人：苏吉特·卓斯;钱德拉西卡·德贾斯威·皮斯;金然·拜纳姆;洪永骏;朴昌淳;曼奥吉·乔德哈瑞 -专利权人：三星电子株式会社
申请日： 2014-10-21 - 公布日： 2022-12-13 - 主分类号： H04L27/02 文献下载
摘要：公开了一种数据符号至芯片映射的方法和设备。所述方法包括如下步骤：基于输入比特，产生数据符号；以及将数据符号映射至三进制序列的集合，其中，映射通过k/L‑三进制幅移键控(TASK)调制格式所确定，其中，k表示数据符号中的每个的大小，L表示三进制序列中的每个的长度
数据符号芯片映射方法设备

[发明专利]一种光芯片的多进制输入输出设备-CN202011328498.6在审
发明人：张江杰 -专利权人：浏阳市仁杰电子科技有限公司
申请日： 2020-11-24 - 公布日： 2021-02-19 - 主分类号： G06E1/04 文献下载
摘要：本发明公开了一种用于光芯片的多进制输入输出设备包括：输入设备，输出设备，多进制光信号储存器三大模块。该光芯片的输入输出设备的光信号储存器通过不同频率的光信号来转换变为多进制的命令，并将若干个多进制的命令储存到多进制光信号存储器不同的内存地址。该光芯片的输入输出设备通过输入设备将输入字符进行十六进制传输至新型光能多进制中央处理器，通过新型光能多进制中央处理器进行多进制命令的寻址操作，将寻址结果由多进制命令传输至输出设备，由输出设备进行显现结果
一种芯片多进制输入输出设备

[发明专利]一种基于树状压缩的二进制至十进制数转换器-CN202110198212.5在审
发明人：崔晓平;王涛 -专利权人：南京航空航天大学
申请日： 2021-02-22 - 公布日： 2021-06-22 - 主分类号： H03M7/08 文献下载
摘要：本发明公开了一种基于树状压缩的二进制至十进制数转换器，属于计算、推算或计数的技术领域。该转换器包括十进制数阵列产生模块，十进制数阵列压缩模块和最终BCD转换三个模块。本发明首次提出基于树状压缩和转换的并行方式将任意位二进制数转换为BCD‑8421十进制数。本发明以16‑bit二进制数输入为例，基于多载十进制数字集产生十进制数阵列，中间变量采用ODDS编码，可以有效地提高转换速度并降低电路的复杂度。本发明方法也同样适用于其它十进制数编码方案。
一种基于树状压缩二进制十进制转换器

[发明专利]奇偶校验矩阵生成器、其操作方法和错误校正电路-CN201811486787.1有效
发明人：金大成;蔡喆洙 -专利权人：爱思开海力士有限公司
申请日： 2018-12-06 - 公布日： 2022-12-02 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种奇偶校验矩阵生成器，用于生成准循环低密度奇偶校验(QC‑LDPC)码的奇偶校验矩阵，该奇偶校验矩阵包括非二进制循环置换矩阵，该奇偶校验矩阵生成器可包括：第一存储器，被配置成存储作为关于奇偶校验矩阵内的非二进制循环置换矩阵的位置信息的第一权重；第二存储器，被配置成存储作为非二进制循环置换矩阵的矩阵元素的循环强度的第二权重；第三存储器，被配置成存储用于确定非二进制循环置换矩阵的矩阵元素之中的非二进制矩阵元素的大小的第三权重；以及矩阵生成器，被配置成通过将非二进制值应用于二进制循环置换矩阵的矩阵元素之中的矩阵元素1并且将第一至第三权重中的一个或多个反映到非二进制值中，来生成非二进制循环置换矩阵。
奇偶校验矩阵生成器操作方法错误校正电路

[发明专利]一种测量条码、测量码尺及测量系统-CN201610193211.0有效
发明人：范宝姝;孟守鑫 -专利权人：天津赛特测机有限公司
申请日： 2016-03-29 - 公布日： 2019-05-17 - 主分类号： G06K19/06 文献下载
摘要：本发明公开了一种测量条码、测量码尺及测量系统，该测量条码是由明条纹和暗条纹组成的一维码；其特征在于：该一维码是由八进制暗条纹编制而成，八进制暗条纹依次为：4、5、7、8、10、11、13、14；在该一维码中，相邻暗条纹的中心距为W；该测量条码由起始条码组和信息条码组成；起始条码组是从上述八进制暗条纹中任选3个组成；信息条码包括N个八进制暗条纹；第i个信息条码、第i‑1个八进制暗条纹、第i‑2个八进制暗条纹组成一个对比码组；自第P‑3个八进制暗条纹开始，向后依次选择3个八进制暗条纹组成参考码组；其中：P为4至i的自然数；每个对比码组中三个八进制暗条纹与参考码组中三个八进制暗条纹的数值差均值最大。
一种测量条码系统

[发明专利]CCIe协议上的错误检测能力-CN201480055750.7在审
发明人： S·森戈库 -专利权人：高通股份有限公司
申请日： 2014-10-09 - 公布日： 2016-08-24 - 主分类号： H03M13/09 文献下载
摘要：从设备可耦合至共享总线。主设备可耦合至控制数据总线并且被适配成管理共享总线上的通信。共享总线上的传输是被编码到三进制数中的多个比特，这些三进制数随后被转码成码元以供传输，并且该多个比特中的3个最低有效位或者最低有效位被用于传输的错误检测。
ccie 协议错误检测能力

[发明专利]用于将二进制映射到三进制及其反转的装置和方法-CN201580044084.1有效
发明人： R.H.莫特瓦尼;P.卡拉瓦德 -专利权人：英特尔公司
申请日： 2015-08-04 - 公布日： 2020-11-10 - 主分类号： H03M7/02 文献下载
摘要：描述用于将二进制数据转换为三进制以及转换回的装置，使得该装置包括：第一查找表（LUT），其具有19个二进制位到12个三进制的三进制数位的映射；和第一逻辑，用于接收二进制输入并且根据第一LUT将该二进制输入转换成三进制输出
用于二进制映射到三进制及其反转装置方法

[发明专利]二进制数是否为三的倍数的检验方法和装置及检验芯片-CN200810247401.1有效
发明人：邹杨 -专利权人：北京中星微电子有限公司
申请日： 2008-12-31 - 公布日： 2009-06-24 - 主分类号： G06F7/38 文献下载
摘要：本发明提供了一种二进制数是否为三的倍数的检验方法，包括：判断二进制数是否大于指定位数N(N＞1)，若是，将二进制数拆分成低位组和高位组两部分；预置一查找表，查找表包括从0至2^N中所有能够被3整除的数；若奇数位的各位数字之和减去偶数位的各位数字之和的差值大于0，则将低位组表示的数减去差值，获取执行结果；若小于0，将低位组表示的数作为被减数，减去将差值的绝对值左移一位后，获取二进制执行结果；在查找表中查找二进制执行结果，如查找到，确定二进制数为三的倍数。通过本发明，避免了现有技术中，检验二进制数是否为三的倍数时，数制转换复杂、减法器位宽较长，迭代次数多的缺陷，进而用最少的资源，最快的效率实现判断。
二进制是否倍数检验方法装置芯片

[发明专利]信息处理设备、信息处理方法、程序以及记录介质-CN201280040701.7无效
发明人：作本紘一;白井太三;樋渡玄良 -专利权人：索尼公司
申请日： 2012-07-19 - 公布日： 2014-05-07 - 主分类号： G09C1/00 文献下载
摘要：提供一种信息处理设备，包括：二进制随机数生成单元，被配置成生成用M（其中M≥2）个比特的二进制数表示的二进制随机数串；和三进制数串生成单元，被配置成通过按k个比特的单位对所述二进制随机数串进行分组并生成k个比特的二进制数串，并且通过用L（其中L是满足3^L≤2^M的最大整数）个符号的三进制数表示所述k个比特的二进制数串，来生成三进制数串。所述三进制数串生成单元通过用L个符号的三进制数表示满足X≤3^L的k个比特的二进制数串X来生成所述三进制数串。
信息处理设备方法程序以及记录介质

[发明专利]采用改进的信号编码器和解码器的传输系统-CN99800741.2无效
发明人： L·M·G·M·托尔惠震;R·J·斯瑞特;A·J·格尔里茨 -专利权人：皇家菲利浦电子有限公司
申请日： 1999-05-06 - 公布日： 2004-03-24 - 主分类号： G10L19/12 文献下载
摘要：源编码器包括码本词条选择器(42)，用来选择三进制产生器(26)产生的三进制数，使得根据所述三进制数得出的综合信号是要编码的信号的最佳近似。这样找到的三进制值变换成二进制数，使得与仅在一个特定的数位上有差异的二进制数相对应的三进制值仅在单个数位上有差异。这样变换的优点是在所述特定数位上的传输差错在感知上影响不大，因为相应的三进制数只是稍有不同。
采用改进信号编码器解码器传输系统

[实用新型]安全书包衣-CN99202132.4无效
发明人：蔡天生;蔡自然 -专利权人：福建省石狮市天然新技术开发公司
申请日： 1999-01-11 - 公布日： 2000-05-17 - 主分类号： G08B5/36 文献下载
摘要：一种安全书包衣,书包衣上设有由反相器、十进制分配器等构成的电子闪光装置;反相器集成电路的三个非门和电容、电阻组成方波振荡电路,接至十进制分配器集成电路的时钟端。十进制分配器集成电路的四个脚输出高电平并产生四倍时间高电平接至三个三极管的基极,另外四个脚也输出高电平接至上述三极管和另一三极管的基极,四个三极管各控制四个发光二极管,十六个发光二极管排列构成“日”字型图案
全书包衣

[实用新型]无累积误差的电力稳压器-CN200420108706.1无效
发明人：谢东藩;陈惠桐 -专利权人：南京全乐科技有限公司;南京金陵职业大学实业工厂
申请日： 2004-11-15 - 公布日： 2005-11-23 - 主分类号： G05F1/26 文献下载
摘要：本实用新型公开了一种利用三进制原理设计的、可将电压波动范围稳定控制在千分之几范围之内且在长时间内累计误差为零的无累积误差的电力稳压器，主要包括取样单元(1)、三进制补偿单元(2)、三进制主控单元(3)、精密输出控制单元(4)，其特征是三进制补偿单元(2)和取样单元(1)的输入端均与电力电源相线L相接，取样单元(1)的输出端接三进制主控单元(3)的输入端，三进制主控单元(3)的输出端接精密输出控制单元(4)的输入端，精密输出控制单元(4)的输出端接三进制补偿单元(2)的控制端，三进制补偿单元(2)的输出端接连接用电设备的电力输出相线L′。
累积误差电力稳压器

[发明专利]缩短发送时间的数字信号发送和接收方法及移动终端-CN201410453843.7有效
发明人：不公告发明人 -专利权人：深圳光启智能光子技术有限公司
申请日： 2014-09-05 - 公布日： 2018-05-25 - 主分类号： G07C9/00 文献下载
摘要：一种缩短发送时间的数字信号发送和接收方法，发送方法包括：重新编码步骤：将待发送的二进制数据串重新编码，形成多进制等效数据串；所述多进制为三进制及三进制以上；转换步骤：将所述多进制等效数据串中的码元依次编码成状态不同的电平信号接收方法包括：将接收到的状态不同的电平信号解码成相应的码元，并依次组合成多进制数据串，所述多进制为三进制及三进制以上；将所述多进制数据串编码成二进制等效数据串。一种采用上述方法的移动终端。
多进制发送三进制等效数据电平信号数字信号发送移动终端重新编码码元二进制二进制数据串数据串编码编码信息接收器解码数据串码数时长延时转换

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条