“时钟电路模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3131315个，建议您升级VIP下载更多相关专利

[发明专利]一种多相时钟产生及传送电路-CN201110440477.8有效
发明人：宁宁;罗文;吴霜毅;李靖;眭志凌;胡勇;陈华;于奇 -专利权人：电子科技大学
申请日： 2011-12-26 - 公布日： 2012-04-04 - 主分类号： H03L7/08 文献下载
摘要：一种多相时钟产生及传送电路，涉及半导体集成电路中的时钟技术，电路包含多相时钟产生电路和多相时钟传送电路。多相时钟产生电路包含频率倍增模块和多相时钟生成模块，多相时钟传送电路包含时钟传送模块Tj_a、时钟传送模块Tj_b、传送线La和时钟反馈线Lb。时钟生成模块产生时钟clk_j经时钟传送模块Tj_a、传送线Lj_a、时钟反馈线Lj_b和时钟传送模块Tj_b输出所需要的时钟信号CLKj。时钟传送模块Tj_a靠近时钟产生电路，时钟传送模块Tj_b靠近时钟驱动的负载电路。本发明电路产生的多相时钟具有可提供不同的驱动能力，额定相位差精确，并且抖动较小的优点。
一种多相时钟产生传送电路

[发明专利]一种可扩展的任意波形发生器底板-CN202111039859.X在审
发明人：唐承苗;王勇;宾青松;李堤阳;杨曦盛 -专利权人：成都能通科技有限公司
申请日： 2021-09-06 - 公布日： 2021-11-30 - 主分类号： G01R1/28 文献下载
摘要：一种可扩展的任意波形发生器底板，包括电源模块、时钟模块、总线扩展模块和系统控制模块；电源模块包括底板电源电路、波形合成板电源电路和模拟通道板电源电路；时钟模块包括时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；总线扩展模块包括用于实现PCIe总线扩展的PCIe转换模块和接口电路；系统控制模块分别连接到时钟消抖电路和时钟扇出电路，系统控制模块连接到总线扩展模块的PCIe转换模块。将底板进行模块化，并整合了电源与时钟模块，在节约资源的同时，减小了板卡的体积。
一种扩展任意波形发生器底板

[实用新型]一种任意波形发生器底板-CN202122137390.5有效
发明人：唐承苗;王勇;宾青松;李堤阳;杨曦盛 -专利权人：成都能通科技股份有限公司
申请日： 2021-09-06 - 公布日： 2022-02-18 - 主分类号： G05B19/042 文献下载
摘要：一种任意波形发生器底板，包括电源模块、时钟模块、总线扩展模块和系统控制模块；电源模块包括底板电源电路、波形合成板电源电路和模拟通道板电源电路；时钟模块包括时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；总线扩展模块包括用于实现PCIe总线扩展的PCIe转换模块和接口电路；系统控制模块分别连接到时钟消抖电路和时钟扇出电路，系统控制模块连接到总线扩展模块的PCIe转换模块。将底板进行模块化，并整合了电源与时钟模块，在节约资源的同时，减小了板卡的体积。
一种任意波形发生器底板

[实用新型]一种芯片内时钟电路-CN202223001296.8有效
发明人：刘博;李自强 -专利权人：裕太微电子股份有限公司
申请日： 2022-11-10 - 公布日： 2023-04-28 - 主分类号： G06F1/04 文献下载
摘要：本实用公开一种芯片内时钟电路，包括：时钟检测模块，所述时钟检测模块的第一输入端连接振荡电路的输出端，所述时钟检测模块的第二输入端连接外部时钟电路，所述时钟检测模块的输出端连接外部的功能电路；校准模块，所述校准模块的输入端连接所述时钟检测模块的输出端，所述校准模块的输出端连接所述振荡电路的校准端。有益效果在于：通过在芯片内时钟电路中引入时钟检测模块和校准模块，从而可依赖外部时钟电路对芯片内的振荡电路进行校准，随后再由芯片内的振荡电路提供时钟信号，而不依赖外部时钟电路，在实现较为准确的时钟信号输出的情况下降低了电路整体的功耗
一种芯片时钟电路

[发明专利]一种占空比稳定和低抖动时钟电路-CN201711346925.1有效
发明人：薛培帆;张铁良;杨松;王宗民;崔伟;赵进才;王星树 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2017-12-15 - 公布日： 2022-01-11 - 主分类号： H03K5/02 文献下载
摘要：本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟；下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致；上升沿触发电路可以根据输入时钟的占空比检测结果，以输出时钟下降沿为基准，调节输出时钟上升沿位置，使输出时钟的占空比最终稳定到50％；电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟，产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
一种稳定抖动时钟电路

[发明专利]一种片上时钟振荡器电路及振荡频率控制方法-CN202211512965.X有效
发明人：王建军;刘华;朱定飞;卢昌鹏 -专利权人：上海海栎创科技股份有限公司
申请日： 2022-11-30 - 公布日： 2023-03-17 - 主分类号： H03K3/012 文献下载
摘要：本发明揭示了一种片上时钟振荡器电路及振荡频率控制方法，包括参考阻抗模块、阻抗比较模块、时钟振荡核心模块、时钟信号分频模块、时钟信号处理模块和时钟等效阻抗模块；所述时钟信号分频模块与所述时钟振荡核心模块以及所述时钟信号处理模块相连；所述时钟信号处理模块与所述时钟等效阻抗模块相连；所述时钟等效阻抗模块与所述参考阻抗模块和所述阻抗比较模块相连；所述阻抗比较模块与所述时钟振荡核心模块相连。本发明通过时钟分频模块将时钟信号转化为低频时钟开关信号，大大降低了时钟信号处理电路和阻抗转换电路的功耗；此外，将频率转化为阻抗而非电流这一方法能够减少启动时刻时钟振荡电路的频率过冲，同时还能降低时钟振荡电路的功耗
一种时钟振荡器电路振荡频率控制方法

[发明专利]基于硬件实现的CPU时钟调节电路、系统及其调节方法-CN202110891091.2在审
发明人：何再生;黄明强;肖刚军 -专利权人：珠海一微半导体股份有限公司
申请日： 2021-08-04 - 公布日： 2023-04-04 - 主分类号： G06F1/08 文献下载
摘要：本发明公开了一种基于硬件实现的CPU时钟调节电路、系统及其调节方法，所述CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。本发明基于CPU时钟调节电路实现锁相环电路调节稳定后再进行CPU时钟频率调节，确保CPU时钟稳定无毛刺，保证CPU在锁相环电路切频阶段的正常工作。
基于硬件实现 cpu 时钟调节电路系统及其方法

[实用新型]一种基于硬件实现的CPU时钟调节电路及系统-CN202121805791.7有效
发明人：何再生;黄明强;肖刚军 -专利权人：珠海一微半导体股份有限公司
申请日： 2021-08-04 - 公布日： 2022-01-04 - 主分类号： G06F1/08 文献下载
摘要：本实用新型公开了一种基于硬件实现的CPU时钟调节电路及系统，所述CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。本实用新型基于CPU时钟调节电路实现锁相环电路调节稳定后再进行CPU时钟频率调节，确保CPU时钟稳定无毛刺，保证CPU在锁相环电路切频阶段的正常工作。
一种基于硬件实现 cpu 时钟调节电路系统

[实用新型]一种用于单系统自适应的时钟模块-CN201720272966.X有效
发明人：谭荣华 -专利权人：成都智明达电子股份有限公司
申请日： 2017-03-20 - 公布日： 2017-10-24 - 主分类号： H04J3/06 文献下载
摘要：本实用新型公开了一种用于单系统自适应的时钟模块，包括同源参考时钟、内部参考时钟、时钟管理模块、模拟时钟切换模块、第一模拟调制电路和第二模拟调制电路，同源参考时钟与第一模拟调制电路连接，第一模拟调制电路与模拟时钟切换模块连接；内部参考时钟与第二模拟调制电路，第二模拟调制电路与模拟时钟切换模块连接，模拟时钟切换模块与时钟管理模块连接，时钟管理模块与系统内的主控模块连接；第一模拟调制电路和第二模拟调制电路分别与系统内的主控模块连接，主控模块通过控制信号控制模拟时钟切换模块；本实用新型提供的时钟模块提高了单系统的工作调试和集成适应性，具有内部参考时钟和外部同源参考时钟的输入，且具有自适应功能，全程无需人为干涉；适用于单系统工作、调试
一种用于系统自适应时钟模块

[发明专利]一种高频时钟信号驱动电路-CN201910009440.6在审
发明人：李维忠;肖希;余少华 -专利权人：武汉邮电科学研究院有限公司;武汉光谷信息光电子创新中心有限公司
申请日： 2019-01-04 - 公布日： 2019-05-24 - 主分类号： G06F1/06 文献下载
摘要：本发明公开了高频时钟信号驱动电路，涉及时钟电路领域，该电路包括放大电路，所述放大电路包括电连接的输入模块和输出模块，其特征在于：所述输入模块接收时钟信号并通过传输线发送至输出模块。所述输出模块包括负载电路，所述负载电路响应于所述输入模块的时钟信号并从输出端输出时钟信号至时钟信号接收单元。本电路能够解决时钟走线过长造成时序混乱的问题，并且改善时钟信号反射的状况，提升时钟信号的完整性。
时钟信号输出模块输入模块高频时钟信号放大电路负载电路驱动电路电路传输线时钟信号接收输出时钟信号接收时钟时序混乱时钟电路时钟走线电连接输出端反射发送响应

[发明专利]USB时钟产生电路-CN202010421423.6有效
发明人：张歆 -专利权人：成都盛芯微科技有限公司
申请日： 2020-05-18 - 公布日： 2023-08-18 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种USB时钟产生电路，包括晶振电路模块、为USB模块提供时钟信号的RC振荡器模块，RC振荡器模块连接于晶振电路模块并接收晶振电路模块提供的基准时钟；RC振荡器模块包括RCO子电路、同步脉冲发生子电路、计数器子电路、开关控制子电路和时钟合成子电路；RCO子电路输出第一控制信号；同步脉冲发生子电路连接于晶振电路模块并输出第二控制信号；计数器子电路连接于RCO子电路和同步脉冲发生子电路，并输出第三控制信号；时钟合成子电路经运算后输出USB模块所需的时钟信号。本发明技术方案通过晶振电路模块提供基准时钟，增加同步脉冲发生子电路以使基准时钟对RCO子电路进行同步，满足全速USB时钟的应用需求。
usb 时钟产生电路

[发明专利]一种时钟校准电路、时钟电路及时钟电路校准方法-CN202310396305.8在审
发明人：张亚国;冯炫博;张迪;李正卫;杨兴坤 -专利权人：深圳智微电子科技有限公司
申请日： 2023-04-06 - 公布日： 2023-07-04 - 主分类号： H03L1/02 文献下载
摘要：本发明属于时钟电路技术领域，具体涉及一种时钟校准电路、时钟电路及时钟电路校准方法。其中的时钟校准电路包括数据处理模块、校准控制单元、温度传感器、以及用于存储校准参数的存储模块，数据处理模块用于在时钟电路初次上电时，将存储模块内存储的校准参数全部配置给时钟电路的RTC模块；校准控制单元用于依据时钟产生器件的外部环境温度读取RTC模块内配置的与外部环境温度相对应的校准参数，以使RTC模块按照校准周期，根据校准参数实现对时钟电路的校准。采用本发明的时钟电路在对时间进行校准时，时钟电路的功耗小，此外，不仅可以在产生的时间数据走时偏快时对时钟电路进行校准，而且可以在产生的时间数据走时偏慢时对时钟电路进行校准。
一种时钟校准电路方法

[实用新型]一种时钟同步电路及超声系统-CN202223262574.5有效
发明人：孙榕泽;刘辉 -专利权人：深圳开立生物医疗科技股份有限公司
申请日： 2022-12-06 - 公布日： 2023-05-05 - 主分类号： G05B19/042 文献下载
摘要：本申请公开了一种时钟同步电路及超声系统，涉及超声领域，该时钟同步电路包括时钟源、第一时钟分路模块、第二时钟分路模块、分频子电路和采样模块，通过硬件构建时钟同步电路，由第一时钟分路模块将时钟源输出的基准时钟转换为多路输出，通过分频子电路对各路时钟进行分频得到分频时钟，通过采样模块按基准时钟对分频时钟进行重采样得到待同步信号，减少分频时钟与基准时钟之间的相位差，通过第二时钟分路模块将待同步信号发送至超声系统中对应的模块，上电后可快速完成超声系统中各模块时钟同步，保证各模块的时钟同源同相，无需软件控制，提高时钟同步精度。
一种时钟同步电路超声系统

[发明专利]一种应用于供电的时钟无损切换装置-CN200810160507.8无效
发明人：刘斌;李涛;谷东昭;徐兴华 -专利权人：山东电力集团公司威海供电公司
申请日： 2008-11-19 - 公布日： 2009-04-15 - 主分类号： H02J13/00 文献下载
摘要：本发明涉及通信技术领域，具体说是一种应用于供电的时钟无损切换装置，包括相位测量模块、相位测量模块、定时模块、时钟调整控制电路、参考时钟电路、时钟分频电路，其特征是定时模块分别与两块相位测量模块相连接，时钟调整控制电路与定时模块相连接，参考时钟电路与时钟调整控制电路相连接，时钟分频电路与参考时钟电路相连接，本发明消除了传统装置中两路时钟切换时产生的时钟信号的抖动及对信号时间精度的影响，大大提高了装置的安全性、可靠性和稳定性。
一种应用于供电时钟无损切换装置

[发明专利]时钟电路和时钟电路生成方法、装置、设备和介质-CN202011615548.9在审
发明人：杨申;臧凤仙 -专利权人：上海金卓科技有限公司
申请日： 2020-12-30 - 公布日： 2021-04-30 - 主分类号： H03L7/08 文献下载
摘要：本发明实施例公开了一种时钟电路和时钟电路生成方法、装置、设备和介质。其中，时钟电路包括时钟创建模块、时钟分频模块和时钟延时模块；时钟创建模块，用于生成预设频率的源头时钟信号；时钟分频模块，用于对源头时钟信号进行预设倍数的偶数分频，生成分频时钟信号；时钟延时模块，用于根据源头时钟信号和分频时钟信号生成预设数量的相位延时信号，将相位延时信号输出至时钟电路外部模块。本发明实施例解决了采用单路高频时钟信号进行计时的方法对硬件性能要求过高的问题，同时避免在电路中引入DLL，保证了ASIC的低功耗性能和高集成度。
时钟电路生成方法装置设备介质

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条