“数据存储电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4660901个，建议您升级VIP下载更多相关专利

[发明专利]数据存储电路-CN201210206442.2无效
发明人：邓洪波 -专利权人：苏州工业园区新宏博通讯科技有限公司
申请日： 2012-06-21 - 公布日： 2014-01-15 - 主分类号： G11C7/22 文献下载
摘要：本发明提供了一种数据存储电路，其包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器。所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中，从而主卡在每次进行数据抄读时，可先将数据保存在读写速度很快的静态随机存取存储器中，在数据抄读完成后，需要存储时，再按照闪存存储器地址将数据及数据的发生时间依次存储到闪存存储器中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。
数据存储电路

[发明专利]一种数据恢复电路及具备数据恢复功能的装置-CN201610664739.1有效
发明人：陈志强;侯开华;陈乃霞;包自意 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-12 - 公布日： 2021-07-13 - 主分类号： G11C16/22 文献下载
摘要：一种数据恢复电路及具备数据恢复功能的装置，数据恢复电路，包括：数据存储电路和恢复逻辑电路，所述数据存储电路与所述恢复逻辑电路相连接；所述数据存储电路适于存储在所述恢复逻辑电路断电时的数据；所述恢复逻辑电路适于在断电后再次上电时获取所述数据存储电路存储的数据；其中，所述数据存储电路和恢复逻辑电路彼此独立供电。所述电路及装置的功耗更低。
一种数据恢复电路具备功能装置

[发明专利]加密和存储机密数据-CN201210083591.4有效
发明人：吉恩-博迪斯特·布雷罗特;柯德克·丹尼斯·罗伯特·艾罗 -专利权人： ARM有限公司
申请日： 2012-03-22 - 公布日： 2017-05-31 - 主分类号： G06F12/14 文献下载
摘要：本发明涉及加密和存储机密数据。公开了一种用于安全存储机密数据的数据存储电路以及用于处理和存储数据的数据处理设备和方法。所述数据存储电路包括数据存储库，包括用于存储数据的多个数据存储位置；输入端，用于接收访问数据存储库的请求；重命名电路，用于将访问请求中指定的架构数据存储位置映射到数据存储库中的物理数据存储位置；加密电路，用于在将数据存储于数据存储库之前加密数据，所述加密电路被配置为根据数据要被存储的物理数据存储位置来生成加密密钥；以及解密电路，用于解密从数据存储库读取的数据，所述解密电路被配置为根据数据被读取的物理数据存储位置来生成解密密钥
加密存储机密数据

[发明专利]半导体存储器装置-CN02103564.4无效
发明人：奥田正树 -专利权人：富士通株式会社
申请日： 2002-02-07 - 公布日： 2002-11-27 - 主分类号： G11C11/401 文献下载
摘要：一种能同时读取和刷新数据并且检查数据恢复功能是否正常工作的半导体存储器装置。数据输入电路接收从外部电路输入的数据。奇偶校验生成电路从数据输入电路的输入数据中产生奇偶校验数据。存储器存储数据输入电路的输入数据并存储由奇偶校验生成电路产生的奇偶校验数据。刷新电路刷新该存储器。读取电路从存储器中读取数据。当读取电路读取数据时,恢复电路通过从其它正常读出的数据和相应的奇偶校验数据恢复被刷新电路刷新的数据。数据输出电路输出由读取电路读取的数据和输出由恢复电路恢复的数据。奇偶校验输出电路直接读取和输出存储在存储器中的奇偶校验数据。
半导体存储器装置

[实用新型]一种电脑能耗测试电路-CN201420537579.0有效
发明人：张晶;陈沫良;崔毅;严涵;潘有顺;沈江炎;王剑平 -专利权人：昆明理工大学
申请日： 2014-09-18 - 公布日： 2015-01-28 - 主分类号： G06F11/30 文献下载
摘要：本实用新型涉及一种电脑能耗测试电路，属于检测设备技术领域。本实用新型包括数据采集电路、数据存储电路、能耗输出电路；其中数据采集电路与数据存储电路连接，数据存储电路与能耗输出电路连接。本实用新型电路简单，成本低廉；通过数据采集电路统连接电脑主板电路，进行数据的实时采集，再通过数据存储电路将实时数据进行存储；而能耗输出电路与数据存储电路连接，通过能耗输出电路，输出电脑的实时能耗。
一种电脑能耗测试电路

[实用新型]一种高安全性的远程抄表控制器-CN201620070720.X有效
发明人：蔡攀;范璐;冯志忠 -专利权人：广东斯迈尔特智能科技有限公司
申请日： 2016-01-23 - 公布日： 2016-07-06 - 主分类号： G08C17/02 文献下载
摘要：本实用新型涉及一种高安全性的远程抄表控制器，包括：数据采集电路、数据处理电路、无线传输电路、服务器或存储服务终端、数据存储电路、数据判断电路，数据处理电路通过有线方式连接无线传输电路和数据存储电路，无线传输电路和数据存储电路通过有线方式连接数据处理电路将处理完的数据分别传输给无线传输电路和数据存储电路，当数据判断电路判断服务器或存储服务终端接收到的某组数据的真实性、完整性或准确性存在问题时，服务器或存储服务终端通过无线传输电路连接数据存储电路，调取数据存储电路存储的对应组的数据，保障了数据采集的真实性、完整性和准确性，大大提高了数据可靠性和安全性。
一种安全性远程控制器

[发明专利]持久性存储器清除-CN201980069606.1在审
发明人： A·J·拉欣 -专利权人： ARM有限公司
申请日： 2019-10-16 - 公布日： 2021-06-01 - 主分类号： G06F12/0804 文献下载
摘要：本发明提供了一种数据处理装置，该数据处理装置包括易失性存储电路，该易失性存储电路用于在提供电力的同时存储数据。持久性存储电路在不存在电力的情况下存储数据，并且传输电路将数据从易失性存储电路传输到持久性存储电路。传输电路适于响应于主电源变得不可用于易失性存储电路而将数据从易失性存储电路传输到持久性存储电路。传输电路适于响应于包括数据的子集的指示的明确请求而将数据的子集从易失性存储电路传输到持久性存储电路。
持久性存储器清除

[发明专利]一种电机驱动系统运行状态数据存储电路-CN201910323248.4有效
发明人：颜朝鹏;张剑;温旭辉 -专利权人：中国科学院电工研究所
申请日： 2019-04-22 - 公布日： 2021-01-08 - 主分类号： G11C7/10 文献下载
摘要：一种电机驱动系统运行状态数据存储电路，该电机驱动系统运行状态数据存储电路与电机驱动系统、外部PC共弱电地；电机驱动系统运行状态数据存储电路包括电源仲裁电路、总线仲裁电路、数据读取接口电路和存储芯片电路。存储电机驱动系统运行状态数据时，总线仲裁电路和存储芯片电路由电机驱动系统供电，存储芯片电路与电机驱动系统主控芯片通信；读取电机驱动系统运行状态数据时，总线仲裁电路和存储芯片电路由外部PC供电，存储芯片电路与数据读取接口电路通信；电源仲裁电路实现总线仲裁电路和存储芯片电路供电来源的切换；总线仲裁电路实现存储芯片电路通信对象的切换。
一种电机驱动系统运行状态数据存储电路

[发明专利]用以使由于纠错而引起的老化相关的性能退化最小化的NAND存储器控制器中的动态缓冲管理-CN201180027124.3有效
发明人： S.阿亚 -专利权人：格林莱恩特有限责任公司
申请日： 2011-05-16 - 公布日： 2013-04-10 - 主分类号： G11C7/10 文献下载
摘要：一种用于非易失性存储器存储数据位和纠错检错（“ECC”）位的输出缓冲电路。该输出缓冲电路包括用于接收所述数据位和所述ECC位以确定是否需要对所述数据位进行纠正的ECC电路。所述ECC电路将所述数据位供应为其输出，并且生成纠正信号。ECC电路接收所述数据位和所述ECC位，并生成已纠正数据位。输出缓冲电路还具有三个或更多个存储电路，其具有输入/输出端口。总线连接到存储电路，并在每个存储电路之间，非易失性存储器与存储电路之间供应数据位，并且供应数据位作为输出缓冲电路的输出。开关电路与用于接收所述数据位的每个存储电路相关联；并且所述存储位被输出到所述存储电路。
用以由于纠错引起老化相关性能退化最小化 nand 存储器控制器中的动态缓冲

[实用新型]一种PCI接口访问SPI从设备的控制装置-CN201820331481.8有效
发明人：党宗学 -专利权人：党宗学
申请日： 2018-03-12 - 公布日： 2018-09-25 - 主分类号： G06F13/38 文献下载
摘要：一种PCI接口访问SPI从设备的控制装置，由PCI电路、地址存储电路、数据存储电路、数据并串转换电路、数据串并转换电路、片选信号控制电路连接构成。其中，PCI电路的输出端接地址存储电路的输入端，接数据存储电路的输入端，接片选信号控制电路的输入端；地址存储电路输出端接数据并串转换电路输入端；数据存储电路输出端接数据并串转换电路输入端。这种控制装置具有读写速度高，采用PCI总线；系统扩展方便；电路简单等优点。
输入端并串转换电路地址存储电路数据存储电路控制装置输出端电路从设备信号控制电路控制电路片选信号系统扩展转换电路数据串读写接片访问

[发明专利]数字相机存储系统-CN02122442.0无效
发明人： C·陶西格;R·埃德尔 -专利权人：惠普公司
申请日： 2002-06-05 - 公布日： 2003-01-22 - 主分类号： H04N1/21 文献下载
摘要：一个适合在数字相机中存储图像数据的存储系统，它包含使用中被耦合接收从该相机来的图像数据的临时数据存储电路，和使用中被耦合接收从该临时数据存储电路来的图像数据的永久数据存储电路。一控制电路被耦合到该临时数据存储电路和该永久数据存储电路，以在预定事件发生时影响从临时数据存储电路到永久数据存储电路的图像数据传送。永久数据存储电路可以是一次写非易失性存储模块的形式，该模块在存储系统中是可更换的。临时数据存储电路可以是RAM或是闪速存储器，用来当摄取一幅画面时临时存储从相机来的图像数据。然后，在预定的事件发生时，在该图像数据被永久存储前，用户可以再浏览该画面。预定的事件可包含，例如摄取了另一幅画面、去除功率(如关闭相机)或预定时间周期的到期。
数字相机存储系统

[发明专利]EEPROM存储电路、EEPROM存储芯片、耗材容器以及成像设备-CN201811360841.8在审
发明人：秦正南;文冠果 -专利权人：珠海天威技术开发有限公司
申请日： 2018-11-15 - 公布日： 2019-02-15 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种EEPROM存储电路、EEPROM存储芯片、耗材容器以及成像设备，该电路包括地址译码电路、数据输入电路、读写控制电路、EEPROM存储阵列以及数据输出电路，EEPROM存储阵列包括多个存储单元组，每一个存储单元组包括第一存储单元和第二存储单元，第一存储单元和第二存储单元分别与数据输入电路电连接，数据输入电路向第一存储单元发送输入数据的同相数据并向第二存储单元发送输入数据的反相数据；数据输出电路包括比较器，第一存储单元的位线端与比较器的正相输入端电连接，第二存储单元的位线端与比较器的反相输入端电连接。还提供应用该电路的EEPROM存储芯片、耗材容器以及成像设备。应用本发明可提高EEPROM存储电路在高温环境下数据存储性能。
第二存储单元存储单元数据输入电路成像设备存储电路耗材容器比较器电连接数据输出电路存储单元组存储阵列位线电路地址译码电路读写控制电路发送反相输入端正相输入端反相数据高温环境数据存储应用

[发明专利]一种乡村数据采集与存储装置-CN202210776730.5在审
发明人：崔恒瑞;陈亚男;马欣玥;张心悦 -专利权人：山东建筑大学
申请日： 2022-07-04 - 公布日： 2022-10-11 - 主分类号： G11B33/12 文献下载
摘要：本发明提供了一种乡村数据采集与存储装置，通过装置壳体的内表面电路连接数据采集存储控制电路板进行对存储的数据进行电路处理，通过数据采集存储控制电路板中心的前端电路连接电路板芯片进行芯片数据处理，通过电路板芯片的上表面电路连接数据缓存器对数据进行缓存，通过电路板芯片的左表面电路连接连接端口将数据进行接入，装置壳体的尾端设有存储组件，存储组件的表面设有数据采集端口组件，装置壳体前端设有控制按钮组件，通过装置壳体的尾端镶嵌连接乡村数据存储器进行对数据进行存储，通过乡村数据存储器的上表面电路连接供电锂电池块进行供电。
一种乡村数据采集存储装置

[发明专利]数据存储电路及其中的数据写入方法,以及数据存储设备-CN03806404.9无效
发明人：森山胜利;森宽伸;塚崎久畅 -专利权人：索尼株式会社
申请日： 2003-03-17 - 公布日： 2005-07-20 - 主分类号： G11C11/15 文献下载
摘要：本发明的目的是在用于存储数据的数据存储电路中，提供功率节省的数据存储电路和在该数据存储电路中的数据写入方法、以及数据存储设备。因此，在本发明中，在执行向存储元件M写入新数据之前，执行读出存储于存储元件M中的现存数据，以比较现存数据与新数据。该数据存储电路配置成以便于在现存数据与新数据彼此相同的情况下，不执行向存储元件M写入，而在现存数据与新数据彼此不同的情况下，执行向存储元件M写入新数据。该数据存储电路形成在半导体衬底上以具有数据存储设备。
数据存储电路及其中的写入方法以及设备

[发明专利]集成电路-CN200710103034.3有效
发明人：石川胜哉;大塚龙志 -专利权人：富士通株式会社
申请日： 2007-04-29 - 公布日： 2008-02-20 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种允许减小芯片尺寸和减少测试时间的集成电路。该集成电路包括内部电路；外部存储器控制电路，用于通过使用读命令从LSI测试器输入读数据并且用于通过使用写命令将写数据输出到LSI测试器；测试RAM，包括读数据存储部分和写数据存储部分，读数据存储部分用于存储从LSI测试器以低速输入的读数据，写数据存储部分用于存储从控制电路输出的写数据；测试电路，用于解释由外部存储器控制电路发出的读命令和写命令，用于在确定读数据必须被输入到外部存储器控制电路时将读数据从测试RAM以高速供应到外部存储器控制电路，并且用于在确定写数据被从外部存储器控制电路输出时将从外部存储器控制电路输出的写数据以高速供应到测试RAM；以及测试电路，用于将存储在测试RAM中的写数据以低速输出到LSI
集成电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条