“延时信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1948725个，建议您升级VIP下载更多相关专利

[发明专利]一种防止错锁的延时锁相环及方法-CN201511024674.6有效
发明人：李琰;俞航;姜来;刘少华;毛睿 -专利权人：深圳大学
申请日： 2015-12-30 - 公布日： 2018-11-16 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种防止错锁的延时锁相环，包括：上链路延时链，用于产生上链路延时信号；下链路延时链，用于产生下链路延时信号；错锁控制模块，用于根据上链路延时信号和下链路延时信号，产生使能信号；鉴相器，用于根据使能信号，对上链路延时信号和下链路延时信号进行比较，并输出上链路延时信号和下链路延时信号之间的相位差；以及控制器，根据相位差调整下链路延时链的延时。通过本发明可以有效判断延时链路信号的稳定状态，避免了传统延时链路在上电过程中上链路延时信号和下链路延时信号相位模糊对于鉴相器的影响，有效消除错锁现象。
一种防止延时锁相环方法

[发明专利]高精度PWM死区控制电路与PWM控制系统-CN202210662008.9有效
发明人：周毅;陈虎;李相宏 -专利权人：湖南毂梁微电子有限公司
申请日： 2022-06-13 - 公布日： 2023-04-07 - 主分类号： H03K7/08 文献下载
摘要：本申请涉及高精度PWM死区控制电路与PWM控制系统，该电路包括：前置选择电路用于电连接PWM信号源，选择输出第一延时输入信号和第二延时输入信号；粗粒度延时电路电连接前置选择电路，用于对第一延时输入信号的上升沿进行粗粒度延时后输出上升延时信号，以及对第二延时输入信号的下降沿进行粗粒度延时后输出下降延时信号；后置选择电路电连接粗粒度延时电路，用于选择输出第三延时输入信号和第四延时输入信号；高精度延时电路电连接后置选择电路，用于对第三延时输入信号的上升沿进行高精度延时后输出高精度上升延时信号，以及对第四延时输入信号的下降沿进行高精度延时后输出高精度下降延时信号。
高精度 pwm 死区控制电路控制系统

[发明专利]信号延时控制方法及装置、测试系统-CN202010042255.X有效
发明人：魏炽频;卢海平;王芳 -专利权人：海光信息技术股份有限公司
申请日： 2020-01-15 - 公布日： 2021-09-14 - 主分类号： G01R31/28 文献下载
摘要：一种信号延时控制方法及装置、测试系统。该信号延时控制方法包括：获取第一初始延时值,并且根据第一初始延时值进行调制，得到第一绝对延时值；从测试平台获取第一时钟信号以及第一输入信号；将第一时钟信号延时第一绝对延时值以得到第一延时时钟信号，将第一输入信号延时第一绝对延时值以得到第一延时输入信号；基于第一延时时钟信号和第一延时输入信号，向待测试装置提供激励信号。该方法可以为待测试装置提供测试所需的激励信号(例如延时时钟信号和延时输入信号)，便于在功能验证(即前仿真)阶段引入延时信息，可以提高验证效率。
信号延时控制方法装置测试系统

[发明专利]延时调节装置、延时控制方法、计算机设备及存储介质-CN202210996319.9在审
发明人：张弓;姬信伟;郑荣恭;冯旭 -专利权人：深圳市遇贤微电子有限公司
申请日： 2022-08-19 - 公布日： 2022-11-29 - 主分类号： G06F1/08 文献下载
摘要：本申请涉及延时调节装置、延时控制方法、计算机设备及存储介质，其中延时调节装置包括延时模块及控制模块，所述延时模块被配置有时钟信号输入端、时钟信号输出端及控制信号输入端的延时模块，所述时钟信号输入端用于输入时钟信号，所述时钟信号输出端用于输出经延时处理后的所述时钟信号；与所述延时模块的控制信号输入端连接的控制模块，根据延时需求生成延时调节指令，所述延时调节指令用于控制所述延时模块对所述时钟信号进行延时处理以调节所述时钟信号的延时数值，以使所述时钟信号的延时数值满足预设时钟平衡需求；实现时钟信号延时数值的可调节性，以使延时数值呈线性分布，从而提高时钟平衡效率，进而保证时序的快速收敛。
延时调节装置控制方法计算机设备存储介质

[发明专利]带模式切换功能的宽范围时间延迟电路-CN201610890469.6有效
发明人：俞德军;陈远文;骆军;周乙伟;刘志刚 -专利权人：江阴元灵芯旷微电子技术有限公司
申请日： 2016-10-12 - 公布日： 2023-06-27 - 主分类号： H03K5/133 文献下载
摘要：带模式切换功能的宽范围时间延迟电路，本发明涉及双模式延时电路技术领域，解决现有技术不能够进行精确地按需切换延时时间等技术问题。本发明主要包括基准信号模块，用于提供短延时脉冲触发；短延时模块，接收由基准信号模块输出的参考信号；长延时模块，其中包括振荡器和分频延时器；延时切换模块，接收由短延时模块输出的短延时信号；延时选择模块，同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号，并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。本发明用于延时电路设计。
模式切换功能范围时间延迟电路

[实用新型]带模式切换功能的宽范围时间延迟电路-CN201621117466.0有效
发明人：俞德军;陈远文;骆军;周乙伟;刘志刚 -专利权人：成都卓创科微电子有限公司
申请日： 2016-10-12 - 公布日： 2017-05-10 - 主分类号： H03K5/133 文献下载
摘要：带模式切换功能的宽范围时间延迟电路，本实用新型涉及双模式延时电路技术领域，解决现有技术不能够进行精确地按需切换延时时间等技术问题。本实用新型主要包括基准信号模块，用于提供短延时脉冲触发；短延时模块，接收由基准信号模块输出的参考信号；长延时模块，其中包括振荡器和分频延时器；延时切换模块，接收由短延时模块输出的短延时信号；延时选择模块，同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号，并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。本实用新型用于延时电路设计。
模式切换功能范围时间延迟电路

[实用新型]信号延时模块-CN200920169182.X无效
发明人：查德明;吴建;范良军 -专利权人：成都川美新技术开发有限公司
申请日： 2009-08-19 - 公布日： 2010-05-26 - 主分类号： H03H11/26 文献下载
摘要：本实用新型公开了一种信号延时模块，包括均衡分路模块、均衡合路模块、阻抗变换放大模块和多路均衡延时模块；阻抗变换放大模块由11路阻抗变换放大器组成；所述均衡分路模块的输入端与微波信号输入相连接，输出端与阻抗变换放大模块的输入端相连接；所述多路均衡延时模块的输入端与阻抗变换放大模块的输出端相连接，多路均衡延时模块的输出端输出不延时、延时1200ns和延时2000ns的三路信号，这三路信号分别经阻抗变换放大器与均衡合路模块的输入端相连接，再由均衡合路模块将其合成一路微波信号输出。该信号延时模块的主要优点为：1、延时准确，提高了延迟精度；2、电磁兼容性好；3、输出幅度一致性好；4、是产生对雷达距离干扰样式的重要部件。
信号延时模块

[发明专利]接口延时电路、IIC总线装置、通信系统和接口延时方法-CN202211195981.0在审
发明人：杨超;朱志鹏 -专利权人：上海艾为电子技术股份有限公司
申请日： 2022-09-28 - 公布日： 2022-12-30 - 主分类号： G06F13/42 文献下载
摘要：本申请涉及接口延时电路、IIC总线装置、通信系统和接口延时方法，接口延时电路包括：第一延时电路和第二延时电路，第一延时电路用于接收串行时钟信号，第二延时电路用于接收串行数据信号；第一延时电路还用于对输入的串行时钟信号进行延时处理，当串行时钟信号为低电平信号时，形成第一延时通路；当串行时钟信号为高电平信号时，形成第二延时通路；第二延时电路还用于对输入的串行数据信号进行延时处理，并对应形成第三延时通路；第二延时通路与第三延时通路的延时时间相同，第一延时通路的延时时间小于第三延时通路的延时时间，上述接口延时电路和IIC总线装置，提高IIC总线的通信质量。
接口延时电路 iic 总线装置通信系统方法

[发明专利]一种DTOF驱动电路的延时探测电路及驱动电路-CN202210568372.9在审
发明人：周鑫;孟祥亮 -专利权人：上海数明半导体有限公司
申请日： 2022-05-23 - 公布日： 2022-07-29 - 主分类号： H02M1/08 文献下载
摘要：本发明提供了一种DTOF驱动电路的延时探测电路及DTOF驱动电路，该延时探测电路用于对DTOF驱动电路的目标延时进行探测，包括第一前馈模块、第二前馈模块、反馈模块及延时控制模块；所述第一前馈模块接收探测输入信号并产生第一延时反馈信号；所述第二前馈模块输出延时补偿信号；所述反馈模块输出第二延时反馈信号；所述探测输入信号到所述延时补偿信号之间的延时记为补偿延时；所述探测输入信号到所述第二延时反馈信号之间的延时记为反馈延时；所述反馈延时与所述补偿延时之间的延时差值等于所述目标延时；所述第一前馈模块在所述延时控制模块产生的延时控制信号下调节自身的延时时间，使所述延时差值与基准延时相等。
一种 dtof 驱动电路延时探测

[发明专利]一种正负群延时抵消的群延时平坦化处理系统-CN202110338706.9在审
发明人：陈阳;吴俊;曾嵘;仇兆炀;方欣;閤兰花;王浩;唐继斐 -专利权人：杭州电子科技大学
申请日： 2021-03-29 - 公布日： 2021-07-09 - 主分类号： H03K17/28 文献下载
摘要：本发明公开了一种正负群延时抵消的群延时平坦化处理系统，包括依次连接的正群延时网络和负群延时网络，所述正群延时网络的输入端为信号的输入端，信号在正群延时网络进行正群延时信号处理，正群延时网络的输出端与负群延时网络的输入端连接，信号在负群延时网络进行负群延时信号处理，负群延时网络的输出端为信号的输出端。本发明正负群延时抵消的信号延时处理系统具有群延时平坦化、延时工作带宽宽、延时值可调节等特点。
一种正负延时抵消平坦处理系统

[发明专利]一种时序可控供电电路-CN201711005559.3在审
发明人：林彬彬;程广欣 -专利权人：上海伟世通汽车电子系统有限公司
申请日： 2017-10-25 - 公布日： 2017-12-29 - 主分类号： H03K5/00 文献下载
摘要：本发明公开了一种时序可控供电电路从输入至输出依次设有输入电路，接收输入信号并输出工作电压至延时电路；延时电路，接收该工作电压并输出延时信号至输出电路；输出电路，接收延时信号并输出可控电源信号；其特征在于所述延时电路包括第一延时电路与第二延时电路，所述第一延时电路对信号的上升沿进行延时并产生一个延时输入快速输出的延时信号，所述第二延时电路对信号下降沿进行延时并产生一个快速输入延时输出的延时信号，以此达到控制时序的作用。
一种时序可控供电电路

[实用新型]一种时序可控供电电路-CN201721381569.2有效
发明人：林彬彬;程广欣 -专利权人：上海伟世通汽车电子系统有限公司
申请日： 2017-10-25 - 公布日： 2018-09-25 - 主分类号： H03K5/00 文献下载
摘要：本实用新型公开了一种时序可控供电电路，从输入至输出依次设有：输入电路，接收输入信号并输出工作电压至延时电路；延时电路，接收该工作电压并输出延时信号至输出电路；输出电路，接收延时信号并输出可控电源信号；其特征在于：所述延时电路包括第一延时电路与第二延时电路，所述第一延时电路对信号的上升沿进行延时并产生一个延时输入快速输出的延时信号，所述第二延时电路对信号下降沿进行延时并产生一个快速输入延时输出的延时信号，以此达到控制时序的作用
延时电路延时工作电压供电电路输出电路延时信号时序可控输出接收输入信号本实用新型信号下降沿电源信号接收延时控制时序输出可控输出延时输入电路延时输出上升沿

[发明专利]一种粗延时锁相环电路和延时控制电路-CN202210156529.7在审
发明人：杨灿美;李文嘉 -专利权人：芯思原微电子有限公司
申请日： 2022-02-21 - 公布日： 2022-05-31 - 主分类号： H03L7/081 文献下载
摘要：本发明提供一种粗延时锁相环电路和延时控制电路，延时控制电路包括粗延时锁相环电路，粗延时锁相环电路包括鉴频鉴相器、第一延时模块、延时链路模块、电荷泵和控制模块；第一延时模块的信号输入端连接参考频率，第一延时模块在所述电荷泵输出的控制电压作用下，输出第一延时信号和第二延时信号；延时链路模块在电荷泵输出的控制电压作用下，将第一延时信号进行再延时输出得到延时反馈信号；控制模块根据所述电源电压信号和使能信号产生控制鉴频鉴相器的使能控制信号；基于使能控制信号的控制作用，鉴频鉴相器根据第二延时信号和延时反馈信号输出相位差信号；电荷泵根据相位差信号得到所述控制电压。本发明能够准确的控制延时范围。
一种延时锁相环电路控制电路

[发明专利]一种同步信号调整方法和系统-CN201710910664.5在审
发明人：戴淦锷;黄震;浣沙 -专利权人：北京无线电测量研究所
申请日： 2017-09-29 - 公布日： 2018-01-19 - 主分类号： H04J3/06 文献下载
摘要：本发明实施例涉及一种同步信号调整方法和系统。其中，该方法包括延时器将根据第一延时信息调整后的延时同步信号发送至相位检测器；相位检测器根据延时同步信号与外接设备发送的时钟信号确定调整延时信息，并将调整延时信息发送至延时器；延时器根据调整延时信息对第一延时信息进行调整，得到第二延时信息；延时器根据第二延时信息对接收到的当前同步信号进行延时处理。通过本实施例提供的相位检测器根据该延时同步信号与时钟信号确定调整延时信息，并将确定的调整延时信息发送至延时器，以便延时器根据调整延时信息得到第二延时信息技术手段，避免了现有技术中时钟信号与同步信号“撞沿
一种同步信号调整方法系统

[发明专利]时钟占空比校准电路及校准方法-CN201811351467.5在审
发明人：刘格言 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-14 - 公布日： 2020-05-22 - 主分类号： H03K3/017 文献下载
摘要：本发明实施例提供一种时钟占空比校准电路及校准方法，电路包括具有至少三个串联的延时链的延时链组，延时链组根据接收的时钟信号，通过各延时链生成调节时钟信号占空比的延时信号；位于首端的延时链输出的延时信号的延时精度能够使输入时钟信号的占空比粗略接近50％，位于尾端的延时链输出的延时信号的延时精度能够使输入时钟信号的占空比达到50％±1％；时钟发生器用于接收输入时钟信号和位于尾端的延时链输出的延时信号并发出输出时钟信号；占空比检测器用于检测输出时钟信号的占空比，并根据占空比调整各延时链的长度。本发明实施例通过设置多个调节不同精度的延时链，能够实现在任意时钟信号频率时，快速精准的调节时钟信号的占空比至50％±1％。
时钟校准电路方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条