|
|
钻瓜专利网为您找到相关结果 11194060个，建议您 升级VIP下载更多相关专利
- [发明专利]处理器-CN200580035832.6无效
-
深井慎一郎
-
松下电器产业株式会社
-
2005-03-01
-
2007-09-26
-
G06F9/34
- 提供一种削减在存储器和寄存器文件之间产生的延迟，可在高动作频率下动作的处理器。处理器(100)具备：具有多个寄存器的寄存器文件(110)；和生成表示数据的属性的标记值的标记值生成电路(102)，各寄存器具有保持数据的数据字段(112)、和保持标记值的标记字段(111)，标记值生成电路(102)在执行将数据从存储器(14)加载到寄存器文件(110)的寄存器的加载指令时，根据该加载指令生成标记值并存储到标记字段(111)中。
- 处理器
- [发明专利]处理器-CN200680011388.9无效
-
田中哲也;桧垣信生;瓶子岳人
-
松下电器产业株式会社
-
2006-03-07
-
2008-04-02
-
G06F9/38
- 本发明的处理器(100)包括：主指令缓冲器(122)，存储并提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；TAR用指令缓冲器(123)，存储并辅助提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；选择器(121)，将一般指令缓冲器(122)及TAR用指令缓冲器(123)中的任一个选择为指令提供源；以及指令获取控制部(102)，在执行TAR用充指令的情况下，提取由TAR用充指令确定的一个以上的指令并存储到TAR用指令缓冲器(123)，在反复提供所提取的指令时，控制选择器(121)从而选择TAR用指令缓冲器(123)，通过选择器(121)使TAR用指令缓冲器(123)提供指令。
- 处理器
- [发明专利]处理器的处理方法以及处理器-CN201310751045.8有效
-
张喆鹏
-
联想（北京）有限公司
-
2013-12-31
-
2018-08-31
-
G06F1/32
- 本发明提供了处理器的处理方法以及处理器。所述处理器具有一个或者多个内核，所述内核包括指令集合、接收模块以及处理模块，指令集合配置来存储包括第一指令在内的多个指令，其中包括：通过所述接收模块接收操作命令；通过所述处理模块调取所述指令集合中的指令以执行所述操作命令，当所述调取的指令中包含所述第一指令时，在保持所述内核时钟继续运行的同时，在规定时间内停止所述内核中的处理操作。根据该方法，在指令间隔期间内停止内核的各种处理操作，仅保留时钟，在无需停止处理器的同时有效降低处理器的功耗。
- 处理器处理方法以及
- [实用新型]处理器模组和处理器装置-CN202320485294.6有效
-
许科峰
-
广州国同芯微电子有限公司
-
2023-03-14
-
2023-09-01
-
G06F15/78
- 本实用新型实施例公开一种处理器模组和处理器装置，其中处理模块和二级缓存模块集成，二级缓存模块的第三总线接口与处理模块的第一总线接口连接，二级缓存模块的第四总线接口与处理模块的第二总线接口连接；处理器模组的第一输出端分别与第一总线接口处理模块选择通过第一总线接口和第二总线接口分别向第一输出端和第二输出端输出信号，或者通过第五总线接口和第六总线接口分别向第一输出端和第二输出端输出信号。因在处理器模组中处理模块和二级缓存模块已集成，因此处理器模组经过验证后，根据需求在片上系统直接应用即可，缩短项目时间。
- 处理器模组装置
- [发明专利]处理器配置方法、装置及处理器-CN201110159167.9在审
-
赵琰;陈泽强
-
中兴通讯股份有限公司
-
2011-06-14
-
2012-12-19
-
G06F9/445
- 本发明公开了一种处理器配置方法、装置及处理器，该方法包括：CPLD接收到核心处理单元发出的初始化配置文件的请求地址时，根据当前启动的单板的硬件标识对初始化配置文件的请求地址进行转译，得到初始化配置文件在程序存储器中的配置文件存储地址；从程序存储器中读取对应的配置数据区中的初始化配置文件并提供给核心处理单元；接收到核心处理单元发出的启动文件的请求地址时，将启动文件的请求地址转译为启动文件在程序存储器中的启动文件存储地址；从程序存储器中读取对应的启动数据区中的启动文件并提供给核心处理单元可实现多个单板启动时的处理器自动选择配置。
- 处理器配置方法装置
- [发明专利]处理器和操作处理器的方法-CN201880092394.4在审
-
埃米尔·巴登霍斯特
-
埃米尔·巴登霍斯特
-
2018-06-25
-
2020-11-20
-
G06F15/80
- 本公开提供一种包括至少一个核的处理器。所述核包括至少一个输入缓冲器；逻辑单元，其具有输入部和输出部的，其中所述输入部与所述输入缓冲器通信；以及存储单元，其与所述逻辑单元的输出部通信。所述处理器还包括CU(控制单元)，其被配置为指导所述核的操作；和通信总线，其被配置为使所述核和所述CU互连。所述CU被配置为通过以下指导所述核的操作：向所述核提供指令，其中所述指令被加载至所述逻辑单元中；将在所述核之一的所述存储单元中存储的值写入所述输入缓冲器。所述CU还被配置为通过经由所述逻辑单元至少部分基于输入缓冲器中的值来提供所述指令的输出，和将所述指令的输出写入所述存储单元，来指导所述核的操作。
- 处理器操作方法
- [发明专利]处理器以及处理器的控制方法-CN201980089228.3在审
-
林宙辉
-
松下知识产权经营株式会社
-
2019-11-20
-
2021-08-27
-
G06F9/30
- 提供一种能够更快速地生成HOG特征量的处理器。处理器(1)在第一寄存器(VRa)中存储第一数据元素(VD11～DV14)，在第二寄存器(VRb)中存储第二数据元素(VD21～DV24)，在第三寄存器(VRc)中存储第一值a0。通过1个指令执行乘法运算处理(S1)和比较处理(S2)。在乘法运算处理(S1)中，将第一数据元素(VD11～DV14)与第一值a0相乘来计算乘法运算值(JT1～JT4)。在比较处理S2中，将乘法运算值(JT1～JT4)与第二数据元素(VD21～DV24)进行比较。
- 处理器以及控制方法
|
