“双口RAM模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4535455个，建议您升级VIP下载更多相关专利

[发明专利]一种基于FPGA的读写双口RAM系统和方法-CN202111202827.7在审
发明人：谭婷;刘志江;刘闵;宋志坚 -专利权人：卡斯柯信号有限公司
申请日： 2021-10-15 - 公布日： 2022-01-18 - 主分类号： G06F13/12 文献下载
摘要：本发明公开了一种基于FPGA的读写双口RAM系统和方法，该系统包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，CPU模块和主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。其优点是：该系统通过以FPGA芯片为基础的双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输。
一种基于 fpga 读写 ram 系统方法

[发明专利]一种具有程控功能的双口RAM读写通道切换分配模块-CN201410588357.6在审
发明人：周强;傅余;骆冬;李石 -专利权人：北京航空航天大学
申请日： 2014-10-28 - 公布日： 2015-04-22 - 主分类号： H03K19/0185 文献下载
摘要：一种具有程控功能的双口RAM读写通道切换分配模块，它包括一对多的双口RAM地址/控制/数据信号分配器、一通道选通控制地址缓冲子单元、一双口RAM地址/控制信号接收缓冲子模块、一双口RAM地址/控制信号发送缓冲子模块、一双口RAM数据信号双向缓冲子模块A、一双口RAM数据信号双向缓冲子模块B、一指示电路子模块、一时钟电路和一电源供电子单元；本发明能够实现一双口RAM通信卡的一个通道分时复用，进而实现与多于一套被测产品的双口RAM存储器的串行通信功能，减少测试多于一套被测产品的测试计算机系统中的双口RAM通信卡的数量，节约了硬件成本，而且性价比高，便于集成使用。
一种具有程控功能 ram 读写通道切换分配模块

[发明专利]一种基于FPGA的四口RAM-CN201510864403.5在审
发明人：吕波;张涌;岳振;黄侃;石永彪 -专利权人：中国科学院上海技术物理研究所
申请日： 2015-12-01 - 公布日： 2016-03-02 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了一种基于FPGA的四口RAM，四口RAM由一个双口RAM模块、四个缓存模块和两个控制模块构成。双口RAM的作用是作为四口RAM的存储实体；四个缓存模块是外部多处理器与双口RAM之间的数据传输中介层，每个缓存模块由三个FIFO构成，分别用于缓存外部多处理器的读或写信号、地址和数据；控制模块由有限状态机实现，并通过分时读取四个缓存模块，完成对双口RAM的读写操作，实现四口RAM功能。
一种基于 fpga ram

[实用新型]基于FPGA的四口RAM-CN201520979028.4有效
发明人：吕波;张涌;岳振;黄侃;石永彪 -专利权人：中国科学院上海技术物理研究所
申请日： 2015-12-01 - 公布日： 2016-05-18 - 主分类号： G06F13/16 文献下载
摘要：本专利公开了一种基于FPGA的四口RAM，四口RAM由一个双口RAM模块、四个缓存模块和两个控制模块构成。双口RAM的作用是作为四口RAM的存储实体；四个缓存模块是外部多处理器与双口RAM之间的数据传输中介层，每个缓存模块由三个FIFO构成，分别用于缓存外部多处理器的读或写信号、地址和数据；控制模块由有限状态机实现，并通过分时读取四个缓存模块，完成对双口RAM的读写操作，实现四口RAM功能。
基于 fpga ram

[发明专利]一种DMA控制器FPGA及基于其的固态存储器-CN202210567535.1有效
发明人：马屹巍;郝昕 -专利权人：西安微电子技术研究所
申请日： 2022-05-24 - 公布日： 2023-07-25 - 主分类号： G06F13/28 文献下载
摘要：本发明属于电子信息技术领域，公开了一种DMA控制器FPGA及基于其的固态存储器，包括FPGA本体，FPGA本体上设置数据信号输出接口以及若干数据信号输入接口；FPGA本体内部设置复接缓冲区模块以及组帧模块，复接缓冲区模块内部设置若干双口RAM；各数据信号输入接口分别用于输入数据信号至各双口RAM；双口RAM用于缓存数据信号至数据信号占双口RAM内存的比例至预设值，生成RAM读请求信号发送至组帧模块；组帧模块根据各双口RAM的RAM读请求信号，从各双口RAM中读取待读取的数据信号，并在从各双口RAM中读取的数据信号中添加各双口RAM预设的标识符，得到组帧数据信号。
一种 dma 控制器 fpga 基于固态存储器

[发明专利]一种基于双口RAM的CPCI总线与控制电路通信接口-CN202110766372.5在审
发明人：王一平;陈磊;王晓东;孙明熙;王胜男 -专利权人：北京控制与电子技术研究所
申请日： 2021-07-07 - 公布日： 2021-11-09 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种基于双口RAM的CPCI总线与控制电路通信接口，包括：CPCI总线桥接芯片、上位机处理器、下位机处理器、双口RAM模块、上位机控制模块、下位机应答模块和下位机执行模块；上位机控制模块向双口RAM模块下行命令存储区写入控制命令，然后读取双口RAM模块上行命令应答存储区与上行数据存储区的数据，根据读取的结果继续向双口RAM模块下行命令存储区写入控制命令，依次循环执行；下位机应答模块的工作过程与上位机控制模块相似上位机控制模块、下位机应答模块与下位机执行模块按照通信规则在双口RAM模块规定存储区进行数据读写通信。本发明避免了读写冲突，减轻通信负担，实现快速实时数据交换。
一种基于 ram cpci 总线控制电路通信接口

[发明专利]一种基于FPGA软核采集ASCII形式数据的系统-CN201610877594.3有效
发明人：姚廷伟 -专利权人：河北汉光重工有限责任公司
申请日： 2016-10-09 - 公布日： 2018-11-20 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种基于FPGA软核采集ASCII形式数据的系统，该系统包括一块数字信号处理芯片和FPGA芯片；FPGA芯片中包括串口数据接收模块、先入先出缓冲区FIFO、软核、数据转换模块和第一双口RAM；串口数据接收模块接收外部输入的ASCII形式数据，并发送至FIFO中；在软核中创建第二双口RAM，第二双口RAM数据位为32位；软核读取FIFO中数据并行解析，提取所需信息，将该所需信息发送到第二双口RAM中；数据转换模块将所需信息从第二双口RAM中读取出来进行数据转换，并将转换结果存入第一双口RAM中；第一双口RAM与数字信号处理芯片相连接；数字信号处理芯片从第一双口RAM中读取上述转换结果，实现数字信号处理芯片对
一种基于 fpga 采集 ascii 形式数据系统

[发明专利]ARM+FPGA组成的定时器装置及其实现方法-CN201110184570.7有效
发明人：李克俭;蔡启仲;潘绍明;付杰;吴笔迅 -专利权人：广西工学院
申请日： 2011-07-01 - 公布日： 2012-01-18 - 主分类号： G05B19/05 文献下载
摘要：一种ARM+FPGA组成的定时器装置，以嵌入式ARM微处理器为控制模块、FPGA为定时处理模块，包括ARM控制模块、存储器模块、FPGA定时器模块、双口RAM模块和电源模块；ARM控制模块分别与存储器模块和双口RAM模块连接，FPGA定时器模块与双口RAM模块连接；ARM控制模块在执行大规模时间控制程序或可编程控制器用户程序时，定时器满足运行的条件下，ARM控制模块向双口RAM模块传输运行状态信息，不满足运行的条件下，向双口RAM模块传输停止运行信息；当程序读取软触头存储单元信息时，ARM控制模块从双口RAM模块读取该触头状态信息。
arm fpga 组成定时器装置及其实现方法

[实用新型]ARM+FPGA组成的定时器装置-CN201120231754.X有效
发明人：李克俭;蔡启仲;潘绍明;付杰;吴笔迅 -专利权人：广西工学院
申请日： 2011-07-01 - 公布日： 2012-04-18 - 主分类号： G05B19/05 文献下载
摘要：一种ARM+FPGA组成的定时器装置，以嵌入式ARM微处理器为控制模块、FPGA为定时处理模块，包括ARM控制模块、存储器模块、FPGA定时器模块、双口RAM模块和电源模块；ARM控制模块分别与存储器模块和双口RAM模块连接，FPGA定时器模块与双口RAM模块连接；ARM控制模块在执行大规模时间控制程序或可编程控制器用户程序时，定时器满足运行的条件下，ARM控制模块向双口RAM模块传输运行状态信息，不满足运行的条件下，向双口RAM模块传输停止运行信息；当程序读取软触头存储单元信息时，ARM控制模块从双口RAM模块读取该触头状态信息。
arm fpga 组成定时器装置

[实用新型]一种PMU在线检测装置-CN201821260393.X有效
发明人：裴茂林;黄洋界;单鹏;刘明;许继和;严勤;胡兴;汪洁;胡志强 -专利权人：国网江西省电力有限公司电力科学研究院;国家电网有限公司
申请日： 2018-08-07 - 公布日： 2019-06-25 - 主分类号： G01R35/00 文献下载
摘要：本实用新型公开了一种PMU在线检测装置，由电压采样模块、电流采样模块、GPS时间同步模块、数据处理模块、控制模块以及无线/有线通信模块组成，其特征在于：所述电压采样模块、电流采样模块以GPS秒脉冲为同步信号，实现电流、电压的同步采样工作，所述数据处理模块分别接控制模块、GPS时间同步模块、双口RAM存储模块1、双口RAM存储模块2、双口RAM存储模块3、I/O接口模块，所述控制模块分别接无线/有线通信模块和I/O接口模块，所述电压采样模块通过双口RAM存储模块1接数据处理模块，所述电流采样模块通过双口RAM存储模块3接数据处理模块。
双口RAM存储模块数据处理模块电流采样模块电压采样模块控制模块时间同步模块在线检测装置本实用新型模块组成实时监控同步采样同步信号现场工况装置性能大电网秒脉冲

[发明专利]一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置-CN201910305781.8有效
发明人：冯国平;徐勇;周东;曾连连;庞波;韩庆龙;陶涛;张溢;牛跃华;李柯;汪路元;禹霁阳 -专利权人：北京空间飞行器总体设计部
申请日： 2019-04-16 - 公布日： 2021-04-13 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，属于航天电子技术领域。该抗单粒子翻转加固装置包括双口RAM模块和仲裁刷新器，所述双口RAM模块包括两套完全独立的端口，分别为第一端口和第二端口，每个端口包括数据线、地址线、读使能控制线和写使能控制线；其中，用户数据通过第一端口写入和读出双口RAM模块；仲裁刷新器在不影响用户访问数据的情况下，通过第二端口将双口RAM模块中存储的用户数据读取出来后再次写入双口RAM，从而刷新双口RAM。
一种航天器使用 sram fpga 双口 ram 粒子翻转加固装置

[发明专利]一种AFDX交换机的VL查询方法和装置-CN201911255035.9在审
发明人：何向栋;陈长胜;张旭;李玉发;白杨;刘洋 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-12-10 - 公布日： 2020-06-02 - 主分类号： H04L12/741 文献下载
摘要：本发明提供一种AFDX交换机的VL查询方法和装置，用于AFDX交换机的VL匹配查询，包括：支持N个深度为M的双口RAM单元的CAM表双口RAM模块和轮循控制模。其中，CAM表双口RAM模块存储有至少4096个配置信息，配置信息包括有效链路号，一个配置信息占用一个双口RAM单元深度，所述双口RAM单元以轮循的方式在每个时钟周期提供存储在不同深度中的配置信息。轮循控制模块，用于向CAM表双口RAM模块发送读控制使能信号和轮循位置信息，对双口RAM单元中存储的有效链路号进行轮循输出。
一种 afdx 交换机 vl 查询方法装置

[发明专利]实现本地主从模块间的通信的系统及方法-CN201210194575.2有效
发明人：郑臣艳;朱凯;胡平 -专利权人：深圳市汇川控制技术有限公司;深圳市汇川技术股份有限公司;苏州汇川技术有限公司
申请日： 2012-06-13 - 公布日： 2012-10-31 - 主分类号： G06F13/14 文献下载
摘要：本发明提供了一种实现本地主从模块间的通信的系统，用于实现同一设备的主模块和本地模块之间的通信，所述主模块包括主CPU，所述主模块还包括双口RAM以及软核处理器；双口RAM用于存储所述主CPU和软核处理器写入的数据；软核处理器包括协议解析单元，该协议解析单元用于对主CPU写入双口RAM的数据进行协议解析后发送到本地模块，并将来自本地模块的数据进行协议解析后写入所述双口RAM；主CPU直接向所述双口RAM写入数据并从双口RAM读取软核处理器写入的数据。本发明通过软核处理器实现主从模块之间通信的协议解析，减少了主CPU资源占用，从而提高了系统内部通信的可靠性。
实现本地主从模块通信系统方法

[发明专利]一种基于FPGA双口RAM乒乓操作的喷码数据存储系统的实现方法-CN202010024672.1在审
发明人：陈诚;卢超 -专利权人：武汉先同科技有限公司
申请日： 2020-01-10 - 公布日： 2020-06-05 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种基于FPGA双口RAM乒乓操作的喷码数据存储系统的实现方法，所述实现方法由一片FPGA芯片和一片双口RAM实现，所述FPGA芯片内设置有数据写入选择模块、数据读出选择模块和喷头驱动模块，所述双口RAM内设置有片区1和片区2，乒乓操作的主要思想是对片区1和片区2进行分时读写，通过FPGA芯片对双口RAM内部的片区1和片区2进行乒乓操作，该基于FPGA双口RAM乒乓操作的喷码数据存储系统的实现方法设计合理，通过FPGA对双口RAM的片区1和片区2进行乒乓操作，使得信息的喷印幅度不受RAM容量大小的限制，数据写入选择模块和数据读出选择模块保证了数据读写的连续性，相邻两条喷印信息能够实现无缝切换。
一种基于 fpga 双口 ram 乒乓操作数据存储系统实现方法

[发明专利]一种连续读写模式下的单口RAM转伪双口RAM的实现方法-CN201911388652.6在审
发明人：陈诚;卢超 -专利权人：武汉先同科技有限公司
申请日： 2019-12-30 - 公布日： 2020-05-08 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种连续读写模式下的单口RAM转伪双口RAM的实现方法，所述实现方法由一片FPGA芯片和一片单口RAM实现，所述单口RAM选用IS61WV102416BLL，所述FPGA芯片选用EP4CE15F17C8，所述FPGA芯片内设置有读驱动模块、写驱动模块、仲裁模块、读取FIFO模块和写入FIFO模块，该连续读写模式下的单口RAM转伪双口RAM的实现方法设计合理，利用一片单口RAM，通过FPGA芯片的读取FIFO模块和写入FIFO模块进行读写数据的缓存，并加入仲裁机制进行数据线和地址线的分时复用，实现伪双口RAM的目的。
一种连续读写模式单口 ram 转伪双口实现方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条