“信号发送管脚”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2569324个，建议您升级VIP下载更多相关专利

[实用新型]一种PCIE转SPI接口通讯隔离架构-CN202222930684.8有效
发明人：武庆华;张国良 -专利权人：杭州晶测电子技术有限公司
申请日： 2022-11-01 - 公布日： 2023-05-09 - 主分类号： G06F13/40 文献下载
摘要：本实用新型公开了一种PCIE转SPI接口通讯隔离架构，包括PCIE转并口通讯卡，插接在上位机的PCIE插槽中，PCIE转并口通讯卡用于将上位机发送的PCIE信号转换为并口信号；信号转换模块，连接PCIE转并口通讯卡，信号转换模块的输出端配置有若干互相隔离的SPI主机接口，信号转换模块用于将并口信号转换为若干SPI信号；若干信号隔离模块，信号隔离模块的输入端配置有四个隔离输入管脚，信号隔离模块的输出端配置有四个隔离输出管脚，四个隔离输入管脚连接一个SPI主机接口；若干从机板卡，信号隔离模块与从机板卡的数量一致，各从机板卡的输入端配置有SPI从机接口，各隔离输出管脚连接SPI从机接口。
一种 pcie spi 接口通讯隔离架构

[发明专利]NVMe SSD热插拔测试方法、装置、设备及存储介质-CN202210255032.0有效
发明人：段波;孙伟;薛红军 -专利权人：北京得瑞领新科技有限公司
申请日： 2022-03-16 - 公布日： 2022-06-07 - 主分类号： G06F11/22 文献下载
摘要：，提供了一种NVMe SSD热插拔测试方法、装置、设备及存储介质，该方法包括：获取待测NVMe SSD的设备信息，待测NVMe SSD通过存储系统部件热插拔设备连接到测试主机；向存储系统部件热插拔设备发送控制指令，控制指令中携带预设的测试参数和设备信息，以使存储系统部件热插拔设备根据测试参数配置目标信号管脚的通断延时信息，目标信号管脚为建立待测NVMe SSD与测试主机连接关系的信号管脚；控制存储系统部件热插拔设备按照通断延时信息对目标信号管脚进行通断控制
nvme ssd 热插拔测试方法装置设备存储介质

[发明专利]一种芯片的ESD测试方法-CN200910244499.X有效
发明人：刘子熹 -专利权人：无锡中星微电子有限公司
申请日： 2009-12-31 - 公布日： 2011-07-06 - 主分类号： G01R29/08 文献下载
摘要：本发明提供一种芯片的ESD测试方法，所述芯片包括至少两个域，每个域都包括有电源管脚、接地管脚和信号管脚，所述方法包括：对于每个域内的每个信号管脚，选择该信号管脚作为第一待测信号管脚；在每个其他域内都选择且仅选择一个信号管脚作为第二待测信号管脚，其中所述信号管脚与第一待测信号管脚之间的静电释放能力较所述信号管脚所在的域内的其他信号管脚与第一待测信号管脚之间的静电释放能力差；在第一待测信号管脚和第二待测信号管脚之间进行ESD测试。本发明中的所述测试方法不但可以提高信号管脚之间的ESD测试速度，还可以有效提高信号管脚之间的ESD测试准确性。
一种芯片 esd 测试方法

[实用新型]电芯过充报警电路及移动终端-CN202020218138.X有效
发明人：邱松武;谢能;赵红丹 -专利权人：深圳欣旺达智能科技有限公司
申请日： 2020-02-26 - 公布日： 2020-10-09 - 主分类号： H02J7/00 文献下载
摘要：连接器设有正极输入端P+、负极输出端P‑和信号接口；正极输入端P+与电芯的正极端连接，负极输出端P‑与电芯的负极端连接；连接器的信号接口与移动终端连接；控制芯片设有信号管脚，信号管脚与连接器的信号接口连接；控制芯片与电芯并联，检测电芯的电压，并根据检测到的电压通过信号管脚发送信号至信号接口。当控制芯片检测到电芯过充时，控制芯片通过信号管脚发出报警信号经连接器到达移动终端，移动终端通过铃声或亮屏的方式告知用户，电池已经出现过充，提醒用户采取措施，防止电池一直处于过充状态而影响电池寿命，甚至发生安全事故
报警电路移动终端

[发明专利]一种基于FPGA的龙芯主板自动复位的装置-CN201110205087.2有效
发明人：王晖;郑臣明;邵宗有;刘新春;杨晓君;王英;柳胜杰;姚文浩;郝志彬;梁发清 -专利权人：曙光信息产业股份有限公司
申请日： 2011-07-21 - 公布日： 2011-12-07 - 主分类号： G06F1/24 文献下载
摘要：本发明提供了一种基于FPGA的龙芯主板自动复位的装置，在龙芯主板上添加了FPGA芯片与复位电路，所述FPGA芯片接收龙芯CPU的GPIO管脚的信号，所述FPGA芯片发送信号给所述复位电路，所述复位电路发送复位信号给龙芯
一种基于 fpga 主板自动复位装置

[发明专利]一种基于SPI的通信方法、从设备及系统-CN202210071877.4在审
发明人：骆昭阳 -专利权人：厦门亿联网络技术股份有限公司
申请日： 2022-01-21 - 公布日： 2022-05-24 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种基于SPI的通信方法、从设备及系统，该方法包括：当需要向主设备发送数据时，从设备改变INT管脚的电平，以使所述主设备改变CS管脚的电平；其中，所述主设备与所述从设备之间连接有CS管脚、CLK管脚、MOSI管脚、MISO管脚和INT管脚；当侦测到所述CS管脚的电平发生改变后，所述从设备通过控制MISO管脚的电平，向所述主设备发送待发送数据；当确定无需向所述主设备发送数据时，所述从设备恢复所述INT管脚的电平。本发明能在现有技术主从设备之间管脚连接数量大的情况下，仅利用主从设备间五线管脚连接的方案，实现主从设备之间SPI的全双工通信，节约了管脚硬件资源。
一种基于 spi 通信方法设备系统

[发明专利]FPGA配置方法及系统、处理器-CN201310016560.1在审
发明人：凌兴锋;黄健安 -专利权人：京信通信系统（中国）有限公司
申请日： 2013-01-16 - 公布日： 2014-07-16 - 主分类号： G06F13/20 文献下载
摘要：本发明公开了一种FPGA配置方法及系统、处理器，FPGA配置方法包括：处理器将PROGRAM_B管脚的电平由高电平下拉至低电平，且在保持预设时长的低电平后，由低电平上拉至高电平；若检测到INIT_B管脚的电平由低电平上拉至高电平，则通过SCLK管脚向FPGA发送SPI总线的同步时钟信号，以及通过MOSI管脚向FPGA发送配置数据；在检测到DONE管脚的电平由低电平上拉至高电平后，确认完成对FPGA的配置。
fpga 配置方法系统处理器

[发明专利]一种低功耗的UART通信装置-CN201911255236.9有效
发明人：应英武;马晶晶 -专利权人：浙江威星智能仪表股份有限公司
申请日： 2019-12-09 - 公布日： 2021-07-16 - 主分类号： H04L12/40 文献下载
摘要：本发明方法包括电路板⑴和电路板⑵，低频振荡电路⑸为微控制器⑶内部的外设UART⑼提供低频工作时钟，外设UART⑼通过微控制器⑶的UART发送管脚⒁、UART接收管脚⒂分别与智能模块⑷的UART接收管脚⒄、UART发送管脚⒃相连接，实现微控制器⑶与智能模块⑷的UART物理层通信。微控制器内核⑽通过AHB总线及总线桥接方式与外设UART⑼相连,微控制器内核⑽中的中断控制器⒀可以接收管理来自外设UART⑼的中断信号，根据接收到的中断信号，将微控制器⑶从休眠状态下唤醒，开始正常工作，
一种功耗 uart 通信装置

[发明专利]一种一对多的UART通讯方法-CN202211066874.8在审
发明人：江定卿 -专利权人：上海盛本智能科技股份有限公司
申请日： 2022-09-01 - 公布日： 2022-12-20 - 主分类号： H04B1/40 文献下载
摘要：本发明公开了一种一对多的UART通讯方法，包括：一种一对多的UART通讯方法，其特征在于，包括：将主控模块的UART发送管脚与多个外接模块的UART接收管脚连接；主控模块用于将UART通讯数据通过主控模块的UART发送管脚发送至多个外接模块的UART接收管脚；还包括：将主控模块的UART接收管脚与多个外接模块的UART发送管脚连接；外接模块用于通过外接模块的UART发送管脚连接将UART通讯数据发送至主控模块的UART接收管脚；通过该方法可以实现主控端通过一个UART与多个外接UART接口模块通讯。
一种一对 uart 通讯方法

[发明专利]电能表通讯接口的测试方法、测试设备及可读存储介质-CN202310532393.X在审
发明人：龚为国 -专利权人：深圳市科陆电子科技股份有限公司
申请日： 2023-05-11 - 公布日： 2023-09-15 - 主分类号： G01R35/04 文献下载
摘要：本申请公开了一种电能表通讯接口的测试方法、测试设备及可读存储介质，涉及电力系统技术领域，该方法包括：响应于来自电能表的复位信号，向所述电能表发送到位信号测试指令，以使所述电能表根据所述到位信号测试指令发送到位信号状态字；向所述电能表依次发送不同的脉冲输出指令，以使所述电能表根据所述脉冲输出指令依次输出不同的脉冲信号；依次对若干个所述脉冲信号进行分析，得到每个所述脉冲信号对应的脉冲类型；获取所述电能表在无主动上报状态下的事件输出电平；根据所述到位信号状态字、所述脉冲类型和所述事件输出电平，得到测试结果。本申请能够针对通讯接口管脚产生的信号进行测试，提高管脚功能测试的完整性。
电能表通讯接口测试方法设备可读存储介质

[发明专利]一种PCB连接器信号管脚的排布方法及相关装置-CN201811481679.5有效
发明人：梁磊 -专利权人：郑州云海信息技术有限公司
申请日： 2018-12-05 - 公布日： 2021-04-20 - 主分类号： H05K1/02 文献下载
摘要：本申请提供一种PCB连接器信号管脚的排布方法，包括：获取信号管脚的数量和地管脚的数量；判断二者是否满足预设数量比值范围；若是，将所有信号管脚按照预设级别标准进行排序，得到最重要信号管脚、次重要信号管脚和非重要性管脚；分别置于地管脚相邻位置、地管脚的对角线位置、按照预设级别标准由近及远的置于最重要信号管脚或次重要信号管脚背离地管脚的一侧。通过按照不同信号管脚的重要性对其设置最合理的信号回流路径，即按照每一个信号管脚的级别设置相应的地管脚或者电源管脚的距离，从而使得串扰造成的影响降到最低。本申请还提供PCB连接器信号管脚的排布系统、一种计算机可读存储介质和一种信号管脚排布终端，具有上述有益效果。
一种 pcb 连接器信号管脚排布方法相关装置

[发明专利]一种无线数据发送装置-CN201911337886.8在审
发明人：龙小波;桂凌云 -专利权人：北京百联长通科技有限公司
申请日： 2019-12-23 - 公布日： 2020-02-28 - 主分类号： G08C17/02 文献下载
摘要：本发明实施例公开一种无线数据发送装置，包括：第一电压输入端，与数据发送芯片的芯片供电电压管脚以及第一电阻一端相连；第一电阻，另一端与第二电阻一端以及数据发送芯片的使能管脚相连；第二电阻，另一端与数据发送芯片的复位管脚相连；第三电阻，一端与数据发送芯片的第一输入管脚相连，另一端与第四电阻一端以及第一电压输入端相连，第四电阻的另一端与数据发送芯片的第二输入管脚相连；第五电阻，一端与数据发送芯片的第三输入管脚相连，另一端接地，并与数据发送芯片的地面管脚相连；数据发送芯片的数据接收管脚和数据发送管脚，均与单片机相连，用于接收单片机发送的数据。
一种无线数据发送装置

[实用新型]一种无线数据发送装置-CN201922329017.2有效
发明人：龙小波;桂凌云 -专利权人：北京百联长通科技有限公司
申请日： 2019-12-23 - 公布日： 2020-06-02 - 主分类号： G08C17/02 文献下载
摘要：本实用新型公开一种无线数据发送装置，包括：第一电压输入端，与数据发送芯片的芯片供电电压管脚以及第一电阻一端相连；第一电阻，另一端与第二电阻一端以及数据发送芯片的使能管脚相连；第二电阻，另一端与数据发送芯片的复位管脚相连；第三电阻，一端与数据发送芯片的第一输入管脚相连，另一端与第四电阻一端以及第一电压输入端相连，第四电阻的另一端与数据发送芯片的第二输入管脚相连；第五电阻，一端与数据发送芯片的第三输入管脚相连，另一端接地，并与数据发送芯片的地面管脚相连；数据发送芯片的数据接收管脚和数据发送管脚，均与单片机相连，用于接收单片机发送的数据。
一种无线数据发送装置

[发明专利]一种NOR Flash保护电路-CN201510261107.6有效
发明人：张永维;杨卫峰;唐军;罗林;吴文慧;侯春阳;石力 -专利权人：南车株洲电力机车研究所有限公司
申请日： 2015-05-21 - 公布日： 2018-08-10 - 主分类号： G06F11/07 文献下载
摘要：本发明公开了一种NOR Flash保护电路，包括：中央处理单元，用于向看门狗芯片输出喂狗信号及模式选择信号，并向可编程逻辑器件发送控制信号；看门狗芯片，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片输出复位信号；可编程逻辑器件，用于接收所述控制信号，向所述NOR Flash芯片输出读写操作指令。本发明通过对NOR Flash的复位管脚以及读写操作管脚的联合控制，能够实现对NOR Flash的可靠写保护。
一种 nor flash 保护电路

[发明专利]一种调整FPGA总线延时的方法及装置-CN201110080919.2有效
发明人：高峰;王明耀 -专利权人：重庆重邮信科通信技术有限公司
申请日： 2011-03-31 - 公布日： 2012-10-17 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种调整FPGA总线延时的方法，包括，主FPGA通过总线发送信号给从FPGA；从FPGA检测到任何一条信号线上的信号时，记录从FPGA检测到的该组总线所有信号线上的信号；判断是否存在没有检测到状态反转的信号线；如果存在没有检测到状态反转的信号线，在主FPGA和从FPGA中选择一个总线所有管脚延时都未达到系统设定最大值的FPGA，将所选择的FPGA中所有接收到的信号正确的信号线对应的管脚延时一个延时单位，否则记录主FPGA和从FPGA所有管脚的延时单位数据。本发明还公开了一种与所述方法相适应的FPGA总线延时调整装置，本发明的技术方案实现了自动调整总线各管脚延时单元数据，提高了FPGA总线延时调整效率。
一种调整 fpga 总线延时方法装置