“串行通信链路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1476773个，建议您升级VIP下载更多相关专利

[实用新型]一种双冗余串口控制器IP核-CN202120606847.X有效
发明人：夏永波;潘继永 -专利权人：深圳芯际电子科技有限公司
申请日： 2021-03-25 - 公布日： 2021-09-21 - 主分类号： G06F13/38 文献下载
摘要：本实用新型公开了一种双冗余串口控制器IP核，所述Local Bus地址译码单元与中央处理器基于Local Bus总线进行数据交换，双冗余接收链路模块和双冗余发送链路模块完成用户报文的异步串行通信，其中，双冗余接收链路模块通过接收链路a和接收链路b，从异步串行总线上获取位流序列，然后解析出正确的用户报文并通过Local Bus地址译码单元上传给中央处理器；而双冗余发送链路模块接收来自中央处理器的用户报文，进行并串转换生成位流序列，然后通过发送链路a和发送链路b同时发送到异步串行总线上。
一种冗余串口控制器 ip

[发明专利]低延时串行存储接口-CN201010226944.2有效
发明人：戴维·P·程松;伍昌鸿 -专利权人：丛林网络公司
申请日： 2010-06-28 - 公布日： 2011-06-29 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及一种具有低延时串行存储接口的设备和使用该接口的方法。其中，该设备将同步时钟应用到该设备的第一部件和第二部件上，并将一组串行链路中的特定串行链路指定为主串行链路。该设备还将其余的串行链路指定为从串行链路，并经由主串行链路提供经编码的数据流，以及经由从串行链路提供未经编码的和乱序的数据流。
延时串行存储接口

[发明专利]链路训练方法、装置、电子设备及计算机可读存储介质-CN202211311798.2在审
发明人：段有楠;戚晨希;邱建峰;陈俊蓉 -专利权人：苏州盛科通信股份有限公司
申请日： 2022-10-25 - 公布日： 2023-01-24 - 主分类号： H04L25/03 文献下载
摘要：本发明实施例提供了一种链路训练方法、装置、电子设备及计算机可读存储介质，涉及通信领域，该链路训练方法具有更广泛的兼容性，应用第一设备的方法包括：通过定制接口，获取并存储用于对高速串行链路进行训练的用户设定算法的多个配置信息，从而按照各阶段的顺序以及所述调参步骤的顺序，依次向第二设备的发送端均衡器发起参数调整，以使第一设备的接收端的眼图测量对象最优，实现用户动态配置高速串行链路训练算法的训练步骤，改善现有链路训练算法难以适配不同场景的问题，同时，能够使训练后的高速串行链路工作在最优状态。
训练方法装置电子设备计算机可读存储介质

[发明专利]一种高速串行异构链路的动态管理方法-CN201510183241.9在审
发明人：李花芳;董建波;刘晓飞;侯锐 -专利权人：苏州中晟宏芯信息科技有限公司
申请日： 2015-04-17 - 公布日： 2015-08-05 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种高速串行异构链路的动态管理方法，其特征在于，在完成配置后，对链路进行动态管理，所述动态管理包括：S1：获取通信请求，据此配置链路中各通道的每个通路的状态，将状态信息写入链路两端设备的控制寄存器；S2：链路两端设备的连接控制器分别根据当前通路信息和S1中配置的信息，判断当前链路通道的发送通路和接收通路是否释放或者建立；S3：链路两端设备的配置引擎分别根据S2的结果，回收或拓展某个或某些发送通路和接收通路，实现异构链路；S4：链路两端设备进行数据发送和接收，完成S1中获取的通信请求。本发明创造性地采用了对通路的直接控制，实现了串行链路的异构，可实时调节链路宽度，降低链路功耗。
一种高速串行异构链路动态管理方法

[发明专利]传输系统错误检测和校正系统及方法-CN201410852488.0有效
发明人： R.J.小格罗泽;M.G.维斯;S.J.施米特 -专利权人：通用电气公司
申请日： 2014-12-31 - 公布日： 2019-11-12 - 主分类号： H04L12/24 文献下载
摘要：一个实施例描述一种用于数据传输系统中的实时错误校正方法，所述方法包括：通过第一串行链路在第一可编程逻辑设备上从第二可编程逻辑设备接收第一通信信号；通过第二串行链路在所述第一可编程逻辑设备上从所述第二可编程逻辑设备接收第二通信信号，其中所述第一串行链路和所述第二串行链路彼此并行设置并且配置用于通过单一导管进行通信，并且所述第一通信信号和所述第二通信信号表示相同信息。所述方法进一步包括：在所述第一可编程逻辑设备中比较所述第一通信信号和所述第二通信信号以便检测所述第一通信信号、所述第二通信信号或两者中的数据上的错误，并且当检测到所述错误时，至少部分基于所述第一通信信号和所述第二通信信号的所述比较实时校正所述第一可编程逻辑设备中的所述错误
传输系统错误检测校正方法

[发明专利]用于电路转换数据传递仿真的通信桥-CN00813083.3无效
发明人：丹尼尔·门罗;格雷戈里·雷;杰弗里·特纳;杰弗里·纽曼 -专利权人：捷迅无线公司
申请日： 2000-09-19 - 公布日： 2002-12-11 - 主分类号： G06F17/50 文献下载
摘要：一个用于仿真对用户设备的电路转换呼叫链路的通信桥(300),该通信桥经串行数据接口(328)接收来自用户设备的数据。通信桥(300)仿真返回到用户设备的电路转换呼叫链路响应,是用户设备相信电路转换呼叫链路已经建立。数据经第二接口(336)发送给无线电或GSM调制解调器。
用于电路转换数据传递仿真通信

[发明专利]串行链路的通信方法、系统、设备及存储介质-CN202310842858.1在审
发明人：卢涵;杨正浩 -专利权人：普联技术有限公司
申请日： 2023-07-10 - 公布日： 2023-09-29 - 主分类号： H04L43/08 文献下载
摘要：本申请适用于通信技术领域，提供了一种串行链路的通信方法、系统、设备及存储介质，方法包括：接收串行链路上传输的数据帧，然后对数据帧进行判断，获得判断结果，其中，判断结果包括数据帧满足转发条件、数据帧满足纠正条件、数据帧满足帧保存条件以及数据帧满足丢弃条件中的至少一种，最后根据判断结果，对数据帧进行处理，本申请实施例可以对串行链路传输的异常数据帧或产生的干扰数据进行有效处理，从而提高工业设备之间数据传输的准确率
串行通信方法系统设备存储介质

[实用新型]一种用于小型无人机的高速图像数据存储器-CN201420077623.4有效
发明人：宋立国;张永宏;陈凌军;王哲;高硕 -专利权人：北京空间机电研究所
申请日： 2014-02-24 - 公布日： 2014-08-27 - 主分类号： G06F12/02 文献下载
摘要：本实用新型公开了一种用于小型无人机的高速图像数据存储器，包括高速数字相机串行通迅链路接口电路、FPGA、乒乓缓存电路、USB接口电路、四片CF卡和异步串行通信接口电路；FPGA通过高速数字相机串行通讯链路接口电路与小型无人机上的相机相连；FPGA分别与乒乓缓存电路、4片CF卡相连；FPGA通过USB接口电路与上位机相连；FPGA通过异步串行通信接口电路与小型无人机上的惯性导航组件相连。
一种用于小型无人机高速图像数据存储器

[发明专利]通信系统、通信装置、集成电路及通信方法-CN201080002451.9有效
发明人：西冈伸一郎 -专利权人：松下电器产业株式会社
申请日： 2010-03-17 - 公布日： 2011-10-12 - 主分类号： H04L12/42 文献下载
摘要：通信系统具有经由串行链路连接为环状的多个通信装置。在该通信系统中，一个通信装置发行使不参与数据转发的部分链路上所连接的通信装置转移至待机模式所用的待机包。该部分链路上所连接的通信装置将来自链路前段的通信装置的待机包向链路后段的通信装置进行中继处理，若对待机包进行了中继处理，则使本装置转移至待机模式。另外，和该一个通信装置进行通信的通信装置发行使参与数据转发的部分链路上所连接的通信装置转移至回送模式所用的回送包。该部分链路上所连接的通信装置将来自链路前段通信装置的回送包向链路后段的通信装置进行中继处理，若对回送包进行了中继处理，则使本装置转移至回送模式。
通信系统装置集成电路方法

[发明专利]链路均衡参数训练控制电路及方法-CN201810631789.9有效
发明人：蔡虹宇;刘如民;宋海华 -专利权人：中兴通讯股份有限公司
申请日： 2018-06-19 - 公布日： 2022-05-06 - 主分类号： H04B10/69 文献下载
摘要：本发明实施例提供一种链路均衡参数训练控制电路及方法，通过对高速串行链路接收端所接收到的串行数据的稳定性进行检测；在检测到串行数据不稳定时，则表明当前接收到的串行数据存在震荡，此时可控制高速串行链路的均衡控制模块停止链路均衡参数的训练，避免在串行数据不稳定期间通过训练得到非最优的链路均衡参数，也即避免了高速串行链路不稳定信号对链路均衡参数训练造成的干扰，从而控制链路均衡参数的训练在信号稳定期间进行，以尽可能得到最优链路均衡参数。
均衡参数训练控制电路方法

[实用新型]一种串行通信总线的控制装置和电子设备-CN202023122880.X有效
发明人：王建林;张强 -专利权人：北京华大智宝电子系统有限公司;北京智宝云科科技有限公司
申请日： 2020-12-22 - 公布日： 2021-07-20 - 主分类号： G06F13/42 文献下载
摘要：本实用新型涉及一种串行通信总线的控制装置和电子设备，属于通信控制技术领域，解决了现有产品处于休眠状态的功耗会增加电池电量的损耗以缩减产品待机时间的问题。串行通信总线的控制装置包括：第一控制电路，连接在电源和从设备之间，用于在从设备工作或不工作时，控制从设备电源与从设备之间的连接接通或断开；第二控制电路，经由串行通信总线连接在主设备和从设备之间，用于在从设备工作或不工作时，控制主设备与从设备之间的串行通信总线的连接接通或断开。增加第一和第二控制电路改进主从设备电路或者模块间的串行通信链路，对从设备或者模块的电源和通信链路通断控制以满足正常通信，同时在从设备不工作时，从设备不再损耗系统电量。
一种串行通信总线控制装置电子设备

[发明专利]用于串行附连小型计算机系统接口链路的方法和设备-CN201780022470.X有效
发明人： G·A·泰伯;J·M·亚当斯;K·G·肖;L·S·卡尔;S·胡夫兰 -专利权人：美高森美解决方案美国股份有限公司
申请日： 2017-01-27 - 公布日： 2019-09-03 - 主分类号： G06F13/38 文献下载
摘要：提供了与串行附连SCSI(SAS)存储互连技术相关的方法、设备和系统。SAS串行连接通过物理链路被建立在SAS启动器和SAS扩展器之间，以用于该SAS启动器和多个目标设备之间的通信。该多个目标设备与SAS扩展器进行通信。与该多个目标设备中的每一者相关联的SAS分组被动态地复用并通过单个SAS串行连接来被传送。每个SAS分组包括指示该SAS分组所关联的目标设备的一个或多个信息位。通过SAS连接传送的经动态复用的SAS分组可包括与具有不同的最大物理链路速率的至少两个目标设备相关联的SAS分组。当具有较慢物理链路速率的老旧SAS目标设备被利用时，结果可以是物理链路的改进的带宽利用率。
物理链路分组多个目标目标设备启动器串行连接关联复用附连小型计算机系统接口传送带宽利用率设备和系统动态复用信息位互连链路通信存储改进

[发明专利]一种支持车载串行解串链路自适应系统及自动驾驶汽车-CN202210607329.9有效
发明人：张涛 -专利权人：重庆长安汽车股份有限公司
申请日： 2022-05-31 - 公布日： 2023-08-25 - 主分类号： G06F13/38 文献下载
摘要：本发明公开一种支持车载串行解串链路自适应系统及自动驾驶汽车，包括由高速差分总线连接的摄像机和自驾CPC；所述自驾CPC内设有串行/解串器，所述串行/解串器通过双向通信总线将信号传给处理器芯片（SOC），软件根据接入设备控制链路模式转换，同一接口可以分时进入多种设备，充分、高效利用汽车有限接口，提出了一种通过软硬件相结合的方式，以支撑接口链路可自适应接入设备，软件根据接入设备控制链路模式转换，同时接口可以分时进入多种设备
一种支持车载串行解串链路自适应系统自动驾驶汽车

[发明专利]用于消息接发和输入/输出传递接口的最优等待时间分组化器有限状态机-CN201680071695.X在审
发明人： L·J·米什拉;R·皮提果-艾伦;R·D·韦斯特费尔特 -专利权人：高通股份有限公司
申请日： 2016-11-14 - 公布日： 2018-08-03 - 主分类号： H04L12/40 文献下载
摘要：用于在串行通信链路上传达虚拟化通用输入/输出(GPIO)信号的系统、方法和装置。一种在耦合至通信链路的传送方设备处执行的方法包括：将虚拟GPIO信号或消息编码成数据分组，确定用于在通信链路上传送该数据分组的最大等待时间要求，提供指示将用于在通信链路上传送该数据分组的分组类型的命令码报头，以及在通信链路上在被选择成满足最大等待时间要求的分组中传送该命令码报头和该数据分组。可基于最大等待时间要求以及可供在通信链路上使用的协议的一个或多个属性来确定用于传送该数据分组的协议。在一个示例中，该通信链路包括串行总线并且可用协议包括I2C、I3C、和/或RFFE协议。
数据分组通信链时间要求传送通信链路命令码报头通用输入/输出传送方设备方法和装置输入/输出串行通信串行总线多个属性分组化器分组类型消息编码耦合虚拟化状态机接发可用虚拟分组传递

[发明专利]一种基于FPGA的容错主从同步串行通讯系统-CN201410848204.0在审
发明人：王维建;胡柏林;梁超宇 -专利权人：上海新华控制技术集团科技有限公司
申请日： 2014-12-29 - 公布日： 2015-04-29 - 主分类号： G06F13/38 文献下载
摘要：本发明提供一种基于FPGA的容错主从同步串行通讯系统，包括一个主站模块、一个或多个从站模块以及两条串行通讯链路，每个串行通讯链路包括同步时钟通道与数据通道，主站模块与从站模块利用同步时钟通道传输的同步时钟，实现数据通道传输的串行化数据的同步接收和同步发送。本发明提供的基于FPGA的容错主从同步串行通讯系统，采用双链路容错通讯，提高串行通讯系统的可靠性；采用同步时钟实现串行化数据的同步接收和同步发送，提高了串行通讯系统的传输效率；通道选择模块选择一个串行通讯链路用于接收数据，同时实时检测另一串行通讯链路的通讯状态，从而实现了串行通讯链路的通讯状态的实时检测，串行通讯链路的故障无扰切换。
一种基于 fpga 容错主从同步串行通讯系统