[发明专利]一种高速缓存电路有效
| 申请号： | 202310430252.7 | 申请日： | 2023-04-21 |
| 公开（公告）号： | CN116150046B | 公开（公告）日： | 2023-07-14 |
| 发明（设计）人： | 朱敏 | 申请（专利权）人： | 无锡沐创集成电路设计有限公司 |
| 主分类号： | G06F12/0806 | 分类号： | G06F12/0806 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 刘颖 |
| 地址： | 214000 江苏省无锡市滨*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开一种高速缓存电路，涉及数据传输技术领域，用于实现高速数据的缓存，针对目前的高速缓存电路在数据处理效率上仍有待提高的问题，提供一种高速缓存电路，通过由SRAM作为底部结构组成的数据缓冲模块作为存储介质实现高速数据缓存，由于SRAM本身具有支持行、列读/写，且无需动态刷新等优势，在数据的读/写上可以得到更高的效率。另外，SRAM结构相对SDRAM更为简单，容易集成到芯片内部。并且，本申请还通过数据输入/输出处设置的多路选择模块实现高速数据的分路，进而由多个数据缓冲模块实现数据的交替读/写，使得数据的写入和读出不间断，更进一步的提高了数据缓存的读/写效率。 | ||
| 搜索关键词： | 一种 高速缓存 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡沐创集成电路设计有限公司，未经无锡沐创集成电路设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310430252.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 缓存的访问方法、装置以及电子设备-202310986389.0
- 王森;左航;梅程强;翟海峰;宋陆涛;乐祥;王陶然;喻琛;舒晓霞;潘于 - 海光信息技术股份有限公司
- 2023-08-07 - 2023-10-27 - G06F12/0806
- 缓存的访问方法、缓存的访问装置和电子设备。缓存包括多个缓存部分，该缓存的访问方法包括：获取用于访问缓存的访问请求，访问请求包括访问地址；获取多个缓存部分中可用的缓存部分的第一数量，以及多个取值分别和可用的缓存部分之间的映射关系；根据第一数量，对访问地址进行地址运算得到当前运算结果；以及基于当前运算结果查询映射关系，得到当前运算结果对应的目标缓存部分，目标缓存部分用于响应访问请求，目标缓存部分为多个缓存部分可用的缓存部分之一。该方法可以实现极为灵活地调整实际使用的缓存数量。
- 在包括反向高速缓存和主高速缓存的高速缓存系统中使用重影列表进行高速缓存插入和逐出的方法-202310379646.4
- K·B·德赛 - 戴尔产品有限公司
- 2023-04-11 - 2023-10-20 - G06F12/0806
- 本发明涉及在包括反向高速缓存和主高速缓存的高速缓存系统中使用重影列表进行高速缓存插入和逐出的方法。公开了一种包括反向高速缓存和主高速缓存的高速缓存系统。反向高速缓存被配置为识别用于插入到主高速缓存中的候选者。反向高速缓存存储诸如指纹和索引值的条目，这些条目是数据的表示或标识数据。当该条目已被访问多次或是基于反向高速缓存的操作而被提升的候选者时，与该条目相对应的数据被提升到主高速缓存。主高速缓存被配置为使用最近性、频率和时间调整来逐出条目。主高速缓存和反向高速缓存可以类似地配置有最近列表、频繁列表和/或重影列表，但操作不同。
- 缓存管理方法及电子设备-202211008792.8
- 许集润 - 荣耀终端有限公司
- 2022-08-22 - 2023-10-20 - G06F12/0806
- 本申请提供了一种缓存管理方法及电子设备。该方法包括：接收拍摄指令；响应于拍摄指令，申请第一缓存区和第二缓存区；轮流将第一缓存区和第二缓存区用于当前拍摄模式下采集的图像数据的处理。本申请实施例，通过在拍摄阶段申请缓存空间，避免了在拍摄前的非必要时间内占用内存，节约了内存资源。
- 数据缓存方法、装置、设备及存储介质-202310669351.0
- 柳慧芬;郑天驰;彭参镇 - 武汉市聚芯微电子有限责任公司
- 2023-06-06 - 2023-10-03 - G06F12/0806
- 本申请实施例公开了一种数据缓存方法、装置、设备及存储介质，其中，所述方法包括：响应于接收到当前振感指令，从缓存系统中查找与所述当前振感指令匹配的振感数据；在不存在所述匹配的振感数据的情况下，基于预设的缓存机制，对所述当前振感指令进行翻译得到对应的振感数据，并存入所述缓存系统。
- 用于提供高速缓存服务的方法、设备和计算机可读介质-201811278408.X
- 贾瑞勇;徐鑫磊;杨利锋;刘友生;奉昌玉 - 伊姆西IP控股有限责任公司
- 2018-10-30 - 2023-09-22 - G06F12/0806
- 本公开涉及用于在存储系统中提供高速缓存服务的方法、设备和计算机程序产品。该存储系统包括存储单元池、高速缓存以及基础存储系统，存储单元池包括多个存储单元，多个存储单元中的存储单元经由存储系统的地址映射被映射至基础存储系统中的物理地址。具体地，接收针对存储单元池中的虚拟地址处的目标数据的访问请求，并确定访问请求的类型。基于确定的类型，利用高速缓存来服务于访问请求，在此高速缓存用于按照存储单元池中的存储单元的格式来存储数据。此时，高速缓存直接存储对于可见的存储单元池中的各个存储单元中的数据，进而可以提高针对访问请求的响应速度。进一步，提供了一种用于在存储系统中提供高速缓存服务的设备和计算机程序产品。
- 可变延迟和位宽的流水线式高速缓存数据缓存方法及装置-202310610570.1
- 曾坤;周宏伟;黄胜渝;金辉;邵靖杰;饶建波 - 中国人民解放军国防科技大学
- 2023-05-26 - 2023-09-05 - G06F12/0806
- 本发明公开可变延迟和位宽的流水线式高速缓存数据缓存方法及装置，该方法步骤包括：S01.当接收到缓存请求时，将请求流水式缓存进多个数据阵列组对应的缓存器中，通过改变请求中的信息产生流水式访问各个数据阵列组的读写微请求；S02.根据配置的流水线宽度和缓存数据块宽度，确定数据阵列组的数量以及RAM的数量；S03.当访问各数据阵列组时，访问各个数据阵列组请求流水进入寄存器并向后一站传递，获取RAM多周期访问的寄存器数量，选择与当前配置的RAM多周期延迟拍数一致的寄存器中的请求。本发明能够实现可变延迟和可变位宽的流水线式高速缓存数据，且具有实现简单、成本低、缓存效率高且灵活性与适配性强等优点。
- 缓存、数据的处理方法及电子设备-202310286379.6
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-03-22 - 2023-09-01 - G06F12/0806
- 本公开涉及信息处理技术领域，尤其涉及一种缓存、数据的处理方法及电子设备，所述缓存包括：触发器阵列，用以接收访问请求；确定目标地址标识；在目标地址标识与其中存储的第一地址标识匹配失败的情况下，发送目标地址标识至缓存索引随机存储器；缓存索引随机存储器，用以接收目标地址标识；在目标地址标识与其中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；请求存储器，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与目标地址标识对应的目标数据；缓存数据随机存储器，用以存储数据；在目标数据被访问时，利用目标数据响应访问请求。本公开实施例提供的缓存可节省缓存所在的芯片的面积、降低延迟、节省功耗。
- 一种跨模块的高速数据流连续回放处理方法-202310383856.0
- 赵金龙;顾军;李晓慧;徐健;蒋国庆;成华强;王志恒;杜磊磊;关伟强 - 中电科思仪科技股份有限公司
- 2023-04-12 - 2023-08-29 - G06F12/0806
- 本发明公开了一种跨模块的高速数据流连续回放处理方法，设置存储模块和回放模块，依次完成待回放数据流跨模块自动连续传输、数据流解帧、数据缓存以及数据还原回放。为了实现跨模块数据流连续传输，利用存储模块和回放模块之间的信号线交互以及数据尾标记的机制，完成跨模块连续数据流传输控制，可实现跨模块数据流连续传输。可完成既定格式数据流解帧，解帧出数据流中的数据类型、采样率参数决定缓存区内待还原数据读出的速度，并且影响缓存区的待还原数据写入速度和高速传输口中的数据流的传输速度。通过逐级反馈实现回放速度自动匹配。
- 缓存数据的处理方法、设备及系统-202310730147.5
- 聂浩;刘运卓;蔡慧;刘一锐;尹俊;张鹏宇;祝顺民;江波;许辰人 - 阿里巴巴（中国）有限公司
- 2023-06-19 - 2023-07-28 - G06F12/0806
- 本申请实施例提供了一种缓存数据的处理方法、设备及系统，缓存数据的处理方法应用于可编程转发硬件，可编程转发硬件基于地址的远程内存访问技术与外部存储设备通信连接。处理方法包括：在终端设备处于缓存释放状态时，获取外部存储设备中的与终端设备相对应的存储队列，其中，缓存释放状态用于标识终端设备由网络断开状态调整为网络连接状态之间的中间状态；确定与存储队列相对应的读指针和写指针；基于读指针和写指针对存储队列中的数据项进行循环读写操作。本实施例中，拓展了缓存空间，并通过读指针和写指针对缓存空间中的缓存数据进行自循环的读写操作，这样有效地保证了对缓存数据进行稳定处理操作。
- 用于数据处理的存储器访问管理的方法和装置-201910504288.9
- S·王;佟维;曾树青;R·L·米利特 - 通用汽车环球科技运作有限责任公司
- 2019-06-11 - 2023-07-25 - G06F12/0806
- 本发明题为“用于数据处理的存储器访问管理的方法和装置”。本公开描述了一种方法和系统，该方法和系统包括中央处理单元(CPU)、加速器、通信总线和用于动态地处理图像文件的系统存储器设备。该加速器包括本地存储器缓冲器、数据传输调度器和多个处理引擎。该数据传输调度器被布置成用于管理该系统存储器设备与该本地存储器缓冲器之间的数据传输，其中该数据传输包括与该图像文件相关联的数据。该本地存储器缓冲器被配置为循环行缓冲器，并且该数据传输调度器包括乒乓缓冲器，该乒乓缓冲器用于将输出数据从该处理引擎中的一个处理引擎传输到该系统存储器设备。该本地存储器缓冲器被配置成用于执行与该图像文件相关联的数据的跨层使用。
- 将数据从数据存储器加载到数据缓存的方法和计算装置-202080106992.X
- 舒基·赞约夫卡;莫西·吉尼什;利奥·佩莱德 - 华为技术有限公司
- 2020-11-13 - 2023-07-14 - G06F12/0806
- 本发明提供了一种计算装置(102、202)，用于从数据存储器(106、206A‑N)预取数据以加载到至少一个处理器(110、210A‑N)的数据缓存(108、208A‑N)中。数据预取器装置(104、204)分析所述数据存储器(106、206A‑N)与所述数据缓存(108、208A‑N)之间存在的数据流，以确定所述数据存储器(106、206A‑N)与所述数据缓存(108、208A‑N)之间的所述数据流的模式。所述数据预取器装置(104、204)根据确定的模式从所述数据存储器填充所述数据缓存。所述计算装置(102、202)包括至少一个数据处理器(112、212)，所述至少一个数据处理器执行包括一个或多个预取指令的程序代码以修改所述确定的模式，从而降低将数据从所述数据存储器加载到所述数据缓存时数据缓存未命中的风险。
- 一种高速缓存电路-202310430252.7
- 朱敏 - 无锡沐创集成电路设计有限公司
- 2023-04-21 - 2023-07-14 - G06F12/0806
- 本申请公开一种高速缓存电路，涉及数据传输技术领域，用于实现高速数据的缓存，针对目前的高速缓存电路在数据处理效率上仍有待提高的问题，提供一种高速缓存电路，通过由SRAM作为底部结构组成的数据缓冲模块作为存储介质实现高速数据缓存，由于SRAM本身具有支持行、列读/写，且无需动态刷新等优势，在数据的读/写上可以得到更高的效率。另外，SRAM结构相对SDRAM更为简单，容易集成到芯片内部。并且，本申请还通过数据输入/输出处设置的多路选择模块实现高速数据的分路，进而由多个数据缓冲模块实现数据的交替读/写，使得数据的写入和读出不间断，更进一步的提高了数据缓存的读/写效率。
- 数据抽取方法、装置、计算设备及计算机存储介质-201811243418.X
- 徐皓;朱海龙;杜文玉;沈迪;王素梅;李铮 - 三六零科技集团有限公司
- 2018-10-24 - 2023-06-16 - G06F12/0806
- 本发明公开了一种数据抽取方法、装置、计算设备及计算机存储介质。其中，该方法包括：当接收到全表数据查询请求时，根据数据表的总行数和平均每行长度判断是否切换查询方式；若是，则将查询方式由全表查询方式切换为分页查询方式；利用分页查询方式，分次从数据源抽取相应的数据并将每次抽取的数据存储至分布式缓存器中。基于本发明提供的方案，通过采用分页查询方式，可以减少每次抽取数据的数据量，从而降低GC情况发生的频率，使GC情况达到正常状态，还能有效控制内存溢出错误不再发生，提升了稳定性，给用户带来良好的使用体验。
- 寻址方法、存储介质及电子设备-202310072512.8
- 张旭航;朱祖建;郑天翼;张功岑;刘昱宏 - 瑞芯微电子股份有限公司
- 2023-01-17 - 2023-06-13 - G06F12/0806
- 本公开提供寻址方法、存储介质及电子设备。所述寻址方法包括：获取主存的主存地址，主存的容量为2的整次幂；根据所述主存地址和缓存的缓存深度获取缓存地址的标记值和索引值，缓存的容量为非2的整次幂；根据所述主存地址的偏移值获取所述缓存地址的偏移值；以及利用所述缓存地址的标记值、索引值和偏移值对所述缓存进行寻址。所述寻址方法能够适用于非2次幂缓存。
- 一种机器学习芯片跨层运算方法、装置及计算机设备-202211101835.7
- 李辉武;刘文峰 - 珠海格力电器股份有限公司;珠海零边界集成电路有限公司
- 2022-09-09 - 2023-06-13 - G06F12/0806
- 本发明实施例提供了一种机器学习芯片跨层运算方法、装置及计算机设备，所述方法包括获取目标神经网络的层级结构；按照预存的跨层决策方案将所述目标神经网络划分为至少一个跨层分组；对每个所述跨层分组进行缓冲区分区计算，直至完成所述目标神经网络的计算。本发明提供的方法能够基于算子流的跨层运算编译优化技术，通过跨层调度，充分发掘芯片性能的潜力，有效提升机器学习芯片的计算效率。
- 一种数据缓存方法、装置、设备和计算机可读存储介质-202310219993.0
- 刘晓瑞;刘志勇;孙斌 - 浪潮电子信息产业股份有限公司
- 2023-03-09 - 2023-06-06 - G06F12/0806
- 本申请涉及数据存储技术领域，公开了一种数据缓存方法、装置、设备和计算机可读存储介质，在接收到写请求时，从多个缓存区域中选取与写请求携带的目标逻辑地址匹配的目标缓存区域。在目标缓存区域无对应的内存数据管理结构时，对目标缓存区域建立内存数据管理结构并标记申请时间，并将内存数据管理结构挂载到时间队列；将写请求携带的数据写入到内存数据管理结构。在目标缓存区域有对应的内存数据管理结构时，基于内存数据管理结构的申请时间与当前时间的偏差，将写请求携带的数据写入到满足时间偏差要求的目标内存数据管理结构中。依据逻辑地址、内存数据管理结构的申请时间缓存数据，实现了对数据空间局部性和时间局部性的兼顾。
- 用于处理数据的方法和设备-201711084768.1
- 刘东勋;金南亨;安准焕;崔起荣 - 三星电子株式会社;首尔大学校产学协力团
- 2017-11-07 - 2023-06-06 - G06F12/0806
- 一种处理数据的方法，包括接收要被存储在来自与多个核心相对应的多个高速缓存组当中的第一群高速缓存组中的数据。该方法还包括，根据所接收的数据的写入强度来分割所接收的数据并发送所分割的数据到第一群高速缓存组，以及将所发送的数据的部分存储在来自第一群高速缓存组当中的第一高速缓存组中。
- 用于对存储器缓冲区存取进行细粒度完成跟踪的技术-201810148369.5
- J·迪南;K·D·安德伍德;S·苏尔;C·A·吉费尔;M·弗拉伊斯利克 - 英特尔公司
- 2018-02-13 - 2023-05-23 - G06F12/0806
- 用于对存储器缓冲区存取进行细粒度完成跟踪的技术包括计算设备。该计算设备用于建立针对存储器缓冲区的多个计数器对。每个计数器对包括本地管理的偏移量和完成计数器。该计算设备还用于：接收来自远程计算设备的对存储器缓冲区进行存取的请求，将计数器对中的一个计数器对分配给该请求，使所分配的计数器对的本地管理的偏移量前进待读取或写入的数据的量，以及在数据被从存储器缓冲区读取或被写入存储器缓冲区时使所分配的计数器对的完成计数器前进。还描述并要求保护其它实施例。
- 具有HMB高速缓存管理的无DRAM SSD-202211036959.1
- J·G·哈恩;S·班尼斯提;A·纳冯 - 西部数据技术公司
- 2022-08-25 - 2023-05-16 - G06F12/0806
- 本公开总体涉及无DRAM SSD中的主存储器缓冲区(HMB)高速缓存管理。HMB是瞬时存储器，并且可能不总是可用的。例如，当数据存储设备与主机设备之间的链路不处于活动状态时，数据存储设备不能访问HMB。将HMB日志放置在安置在数据存储设备中的HMB控制器中提供对原本在HMB中不可访问的数据的访问。HMB日志包含自最后一次复制到存储器设备中的HMB高速缓存以来发生的任何差量，或者自链路变得处于活动状态以来已发生的任何差量。HMB高速缓存镜像HMB。在这样做时，不仅当链路处于活动状态时，而且当链路不处于活动状态时，HMB的数据对数据存储设备可用。
- 数据一致性的验证方法、验证装置及处理器-202310078427.2
- 李健;张辉 - 北京奕斯伟计算技术股份有限公司
- 2023-01-17 - 2023-05-05 - G06F12/0806
- 本申请提供一种数据一致性的验证方法、验证装置及处理器，涉及数据处理技术领域，该方法于处理器中运行，处理器包括作为测试控制器的处理器核、待测试的一组处理器核以及缓存，其包括：测试控制器产生对待测试的一组处理器核进行数据一致性的测试指令；多个处理器核基于测试指令，并行地对目标缓存行执行读操作和累加写操作；测试控制器获取多个处理器核执行读操作和累加写操作相对应的信息，对比预期测试结果来确定所述处理器是否满足数据一致性要求。该方法通过将多个处理器核执行读写操作后缓存行中对应信息与预期测试结果进行比对，反向推测是否满足数据一致性要求，减小验证难度，同时提高了数据一致性验证的效率以及准确性。
- 基于高速缓存最大关联性值限制高速缓存中的路分配-202211315429.0
- 史蒂文·道格拉斯·克鲁格 - ARM有限公司
- 2022-10-26 - 2023-05-05 - G06F12/0806
- 一种装置具有：处理电路，用于执行数据处理；至少一个架构寄存器，用于存储能够由通过处理电路处理的软件编程的至少一个分区标识符选择值；组相联高速缓存，所述组相联高速缓存包括多个组，每个所述组包括多个路；以及分区标识符选择电路，用于基于存储在至少一个架构寄存器中的至少一个分区标识符选择值来选择选定的分区标识符，选定的分区标识符待由用于访问组相联高速缓存的高速缓存访问请求指定。组相联高速缓存包括：选择电路，响应于高速缓存访问请求而基于选定的分区标识符选择选定的高速缓存最大关联性值；以及分配控制电路，用于将同一组中的针对与选定的分区标识符相关联的信息被分配的路数限制为基于选定的高速缓存最大关联性值确定的最大路数。
- 一种云桌面系统缓存文件的管理方法及存储介质-202310004447.5
- 梅向东;张鹏;孙云姗 - 江苏赞奇科技股份有限公司
- 2023-01-03 - 2023-04-18 - G06F12/0806
- 本发明公开了云桌面系统缓存文件的管理方法及存储介质，方法包括识别可移动存储设备；对可移动存储设备进行格式化处理，划分出缓存扩展区，用于在第一阈值时间时长范围内存储缓存文件；对所述缓存扩展区与本地固有显存进行统一编址；获取缓存文件；将所述缓存文件按顺序存入所述本地固有显存和所述缓存扩展区；用户端读取并显示缓存窗口。本发明采用可以使用热插拔的移动存储设备，在该移动存储设备中划出缓存扩展区，避免缓存文件反复传输，提高了缓存文件的利用率，降低了运维成本。
- 多口存储器的数据读写方法、装置、存储介质和电子设备-202111017394.8
- 牛忠华;刘衡祁;王志忠;施伟祥 - 深圳市中兴微电子技术有限公司
- 2021-08-31 - 2023-03-03 - G06F12/0806
- 本发明实施例提供了一种多口存储器的数据读写方法、装置、存储介质和电子设备。其中，该方法包括：将目标存储器拆分为多个子存储器，其中，每一个子存储器包括一个读端口和一个写端口；将多个待写入数据同时写入到目标存储器的多个子存储器中通过本发明，解决了多口存储器面积和功耗增大的问题，进而达到了减少多口存储器的占用面积和功耗的效果。
- 用于高速缓冲存储器的方法及其相关产品-202110926707.5
- 请求不公布姓名 - 中科寒武纪科技股份有限公司
- 2021-08-12 - 2023-02-17 - G06F12/0806
- 本公开涉及一种用于高速缓冲存储器的方法、高速缓冲存储器、片上系统、板卡和计算设备，其中本公开的计算设备以包括在组合处理装置中的计算处理装置来体现，该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算处理装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算处理装置和其他处理装置连接，用于存储该计算处理装置和其他处理装置的数据。本披露的方案可以改善高速缓冲存储器的使用效率。
- 存储器系统及其操作方法-202210477564.9
- 郑范䧒 - 爱思开海力士有限公司
- 2022-04-29 - 2023-02-03 - G06F12/0806
- 本申请涉及一种存储器系统，包括：第一数据存储装置和第二数据存储装置，第一数据存储装置和第二数据存储装置中的每一个包括多个页面、多个块和位页面缓冲器，多个页面分别包括对应于多个位的多层单元，多个块分别包括页面，位页面缓冲器以页面为单位高速缓存输入到块或从块输出的数据并且对应于多个位；以及控制器，包括临时存储第一数据的高速缓存存储器，并且适合于将第一数据移动到第一数据存储装置的一些位页面缓冲器中，并分配高速缓存存储器中第一数据已经移动到的区域作为存储数据的临时缓冲区。
- 一种AI处理器的缓存管理方法及应用其的AI处理器-202211038987.7
- 曹玉龙;景博;孙康睿;李加敏;韩平 - 杭州未名信科科技有限公司;浙江省北大信息技术高等研究院
- 2022-08-29 - 2022-11-29 - G06F12/0806
- 本申请涉及人工智能及芯片技术领域，更为具体来说，本申请涉及一种AI处理器的缓存管理方法及应用其的AI处理器。AI处理器配置有统一缓存模块，统一缓存模块包括多个写序列控制模块、多个存储块、多个读序列控制模块，其中，多个存储块为静态随机存取存储器；缓存管理方法包括：接收待存储数据，并调用一个或多个写序列控制模块；写序列控制模块获取统一缓存模块分配的存储块对应的物理地址，并根据物理地址将待存储数据写入分配的存储块；若读取已写入分配的存储块中的数据，通过一个或多个读序列控制模块读取。本申请能充分利用存储资源，实现存储资源的均衡，进而能避免存储资源浪费。
- 数据处理方法及相关装置-202111363262.0
- 宋陆涛;潘于;左航 - 海光信息技术股份有限公司
- 2021-11-17 - 2022-10-21 - G06F12/0806
- 本申请实施例提供一种数据处理方法及相关装置，其中数据处理方法包括：接收各个数据处理请求；获取各个所述数据处理请求所对应的各个缓存单元中，能够合并处理数据的各个待合并缓存单元；获取各个所述待合并缓存单元的数据地址和缓存单元索引；对各个所述数据地址进行合并，得到合并数据地址；根据所述合并数据地址和所述各个所述缓存单元索引，生成合并数据处理请求，更新所述合并数据处理请求的合并标识，并发送所述合并数据处理请求；同时对与所述合并数据处理请求对应的各个所述缓存单元的数据进行传输。本申请实施例所提供的数据处理方法及相关装置，可以在较小的工作量的基础上提高数据的传输效率。
- 一种硬件自动维护DataCache数据一致性的方法-202210853464.1
- 刘磊;王露;张飞飞;卢孟 - 江阴邦融微电子有限公司
- 2022-07-08 - 2022-10-11 - G06F12/0806
- 一种硬件自动维护DataCache数据一致性的方法，步骤S1：软件配置处理单元工作向存储器中写入目的地址A；步骤S2：在处理单元向目的地址A写入地址时，通过硬件装置使DataCache中目的地址A的存储区域失效；步骤S3：如果CPU再次访问目的地址A时，未命中DataCache中的目的地址A，CPU从存储器中读取数据。该方法的优点为：通过硬件自动化失效DataCache中对应数据，避免潜在的重要环节的人为疏漏，可以降低程序对工程师经验的要求，提高程序鲁棒性，避免出现此类错误。
- 一种数据处理方法、处理器和电子设备-202210897134.2
- 翁志强;王琪;李耀 - 安谋科技（中国）有限公司
- 2022-07-28 - 2022-09-30 - G06F12/0806
- 本申请涉及处理器技术领域，公开了一种数据处理方法、处理器和电子设备。电子设备包括处理器和存储器，处理器包括行填充缓存器、行请求缓存器和驱逐缓存器；方法包括：处理器检测到数据读取请求；处理器判断当前行填充缓存器和驱逐缓存器的工作状态；对应于行填充缓存器和驱逐缓存器的工作状态均为第一类状态的情况，处理器暂存数据读取请求，其中，第一类状态为非空闲状态；对应于行填充缓存器或驱逐缓存器的工作状态为第二类状态的情况，处理器向存储器发送数据读取请求，其中，第二类状态为空闲状态。基于上述方案可以有效避免若发送了数据读取请求后，返回数据无法被接收出现的死锁问题，且能够有效减小处理器面积。
- 用于多核架构的近数据加速的技术-202210150309.3
- S·拉杰;S·S·苏里;K·肖夫莱明;S·C·小斯蒂利 - 英特尔公司
- 2022-02-18 - 2022-09-27 - G06F12/0806
- 示例包括用于多核架构的近数据加速技术。在处理器的存储器控制器中包含的近数据处理器可以响应于工作请求，经由一个或多个存储器通道访问与近数据处理器耦合的存储器设备中维护的数据，所述工作请求用于使用访问的数据执行内核、应用或循环例程来生成值。近数据处理器向工作请求的请求者提供已生成值的指示。
- 专利分类
