[发明专利]一种多频率异步时钟域数据处理方法和装置在审
| 申请号： | 202310183637.8 | 申请日： | 2023-02-27 |
| 公开（公告）号： | CN116149428A | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 寇强 | 申请（专利权）人： | 上海傲显科技有限公司 |
| 主分类号： | G06F1/06 | 分类号： | G06F1/06;G06F1/10 |
| 代理公司： | 上海波拓知识产权代理有限公司 31264 | 代理人： | 张媛 |
| 地址： | 200137 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种多频率异步时钟域数据处理方法和装置，多频率异步时钟域数据处理方法应用于可编程逻辑器件，所述可编程逻辑器件与处理器连接，包括：响应于接收到第一时钟，将第一时钟分频产生第二时钟；基于所述第二时钟接收命令数据和测试数据；根据所述命令数据，选择基于所述第一时钟产生的第四时钟或所述处理器的第三时钟作为输出主时钟；根据所述输出主时钟输出所述测试数据至所述处理器。本申请提供的多频率异步时钟域数据处理方法和装置通过输出多种频率不同的输出主时钟实现了多种不同时钟进行时钟域转换，还实现了可编程逻辑器件与处理器之间以不同速率进行数据转换与传输。 | ||
| 搜索关键词： | 一种 频率 异步 时钟 数据处理 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海傲显科技有限公司，未经上海傲显科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310183637.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种时钟移相方法和装置-202311214116.0
- 朱思雨;夏少锋;乐国庆 - 芯动微电子科技（珠海）有限公司
- 2023-09-20 - 2023-10-27 - G06F1/06
- 本发明涉及集成电路技术领域，提供了一种时钟移相方法和装置。其中所述方法包括：对初始信号进行不同延迟步长的延迟，得到各第一中间信号；使用各第一中间信号对通道数据进行采样，根据采样结果，确定各第一中间信号是否与通道数据对齐；根据对齐步长与非对齐步长的分布，选择相应对齐步长作为目标步长，将初始信号延迟目标步长，得到第一采样时钟信号；其中，所述第一采样时钟信号为HOST用于采样的时钟信号。本发明对初始信号进行不同步长的延迟，并确定相应延迟下采样确定信号与通道数据是否对齐，从而能够选定相应的延迟步长，使信号与数据对齐，从而确保后续HOST数据采样的正确工作。
- 一种多频率异步时钟域数据处理装置-202320345912.7
- 寇强 - 上海傲显科技有限公司
- 2023-02-27 - 2023-10-13 - G06F1/06
- 本申请提供一种多频率异步时钟域数据处理装置，多频率异步时钟域数据处理装置包括可编程逻辑器件，与所述可编程逻辑器件连接的处理器和时钟产生芯片，所述可编程逻辑器件包括时钟分频模块、串口模块、时钟选择器、数据发送模块和数据存储器。本申请提供的多频率异步时钟域数据处理装置通过输出多种频率不同的输出主时钟实现了多种不同时钟进行时钟域转换，还实现了可编程逻辑器件与处理器之间以不同速率进行数据转换与传输。
- 时钟信号发生器、时域交错模拟数字转换器及方法-201910852860.0
- S·E·米凯什;海登·C·克兰福德二世;J·K·凯勒;S·J··鲍姆盖特纳 - 马维尔亚洲私人有限公司
- 2019-09-10 - 2023-10-03 - G06F1/06
- 本发明涉及时钟信号发生器、时域交错模拟数字转换器及方法，揭示一种基于线性反馈移位寄存器(LFSR)的时钟信号发生器，包括LFSR，LFSR基于系统时钟信号(CLK0)输出多位状态。基于多位状态，单相脉冲发生器生成第一及第二时钟信号(CLK1及CLK2)，CLK1的脉冲速率慢于CLK0的脉冲速率并大于CLK2的脉冲速率。在一些实施例中，第一多相脉冲发生器可基于CLK1及CLK0的N个相位生成CLK1的N个相位，且第二多相脉冲发生器可基于CLK2及CLK0的N个相位生成CLK2的N个相位。且可选地，额外寄存器可使用CLK2的N个相位以进一步生成N组CLK2的M个相位。还揭示包含基于LFSR的时钟信号发生器的多级电路(例如，时域交错模拟数字转换器(ADC))以及相关方法。
- 存储器-202010873269.6
- 寗树梁;何军;应战;刘杰 - 长鑫存储技术有限公司
- 2020-08-26 - 2023-09-26 - G06F1/06
- 本发明实施例提供一种存储器，包括：控制芯片；多个存储芯片，多个所述存储芯片共用信道与所述控制芯片电连接，多个所述存储芯片被配置为，采用第一时钟信号的不同时钟沿与控制芯片进行信息交互，所述第一时钟信号具有第一时钟周期，且所述不同时钟沿包括连续的两个上升沿和/或连续的两个下降沿；多个所述存储芯片还被配置为，接收第二时钟信号并基于所述第二时钟信号区分所述不同时钟沿，且所述第二时钟信号具有的第二时钟周期大于所述第一时钟周期。本发明实施例能够减少存储器的信道数量。
- 事件驱动的时钟生成方法及装置、芯片及电子设备-202310973748.9
- 常胜;图芭·代米尔吉;西克·萨迪克·尤艾尔阿明;任宇迪;米歇尔·德·马尔奇;乔宁 - 深圳时识科技有限公司
- 2023-08-04 - 2023-09-05 - G06F1/06
- 本发明公开了一种事件驱动的时钟生成方法及装置、芯片及电子设备。为解决现有异步电路缺乏时钟带为电路设计带来不便、数据需要规范化的缺点或需求，本发明通过接收脉冲事件的请求信号或应答信号并对其计数，若计数达到预设值后，翻转输出时钟的电平状态，实现事件驱动地时钟信号生成，以用于降噪、泄露、读出层等多个场景下的低功耗操作。本发明可以在异步电路中以恰当的时机、位置使用时钟，不需要复杂电路设计，对数据进行规范化。本发明适于神经形态芯片、异步电路领域。
- 时钟控制装置及方法-202310516259.0
- 谢修鑫 - 瑞芯微电子股份有限公司
- 2023-05-09 - 2023-09-05 - G06F1/06
- 一种时钟控制装置及方法，包括时钟源模块、时钟开关模块、外部器件控制器和外部输入口；时钟源模块的输出端通过时钟开关模块与外部器件控制器的时钟信号输入端相连，外部器件控制器的输入端与外部输入口相连；以及外部输入口与时钟开关模块的开关使能端相连。本时钟控制装置在将外部输入口配置为响应于外部器件被接入到外部输入口，生成与外部输入口的状态相关联的接入检测信号，进而利用接入检测信号控制时钟开关模块输出时钟信号，使得外部器件控制器正常工作，在未有外部器件接入时能够关闭外部器件控制器的时钟，而在有外部器件接入时打开时钟进行感知，从而降低芯片功耗。
- 处理器和包括其的电子装置-202310046280.9
- 裵锺晩;金俊达;金铉秀;朴东愿;宋晙溶;陈泰荣 - 三星显示有限公司
- 2023-01-31 - 2023-08-18 - G06F1/06
- 提供一种处理器和包括其的电子装置。电子装置可包括具备数据发送部的主处理器、驱动器和显示面板。所述数据发送部可包括：相位同步环，生成第一时钟和第二时钟；时钟模块，接收所述第一时钟；多个数据模块，接收所述第二时钟；第一缓冲器，连接在所述相位同步环与所述时钟模块之间；以及多个第二缓冲器，分别连接在所述相位同步环与所述多个数据模块之间，所述电子装置可构成为：所述第一缓冲器和所述多个第二缓冲器分别根据所述接口模式被激活或不被激活。
- 一种JESD204B接口时钟树、JESD204B接口组及设备-202320635588.2
- 胡广建 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-03-24 - 2023-08-15 - G06F1/06
- 本实用新型涉及一种JESD204B接口时钟树、JESD204B接口组及设备，属于JESD204B接口设计领域。本实用新型提供的一种JESD204B接口时钟树将时钟发生器连接到PXIe架构中的第一槽位，按照树形拓扑结构级联的时钟扇出缓存器设置PXIe架构中的第二槽位和第三槽位；将PXIe架构和JESD204B接口的时钟设计结合，能够有效的简化PXIe架构的设备中JESD204B接口的时钟电路设计复杂度，节省空间、成本。时钟扇出缓存器按照树形拓扑结构级联，所形成的时钟树的不同层级之间存在确定性延时，有助于满足全部SYSREF时钟和器件时钟对建立/保持时序的要求。
- 一种时钟板及时钟兼容验证系统-202223607415.4
- 陈雪;郭良伟;孙玉梅;刘付东 - 飞腾信息技术有限公司
- 2022-12-30 - 2023-07-21 - G06F1/06
- 本申请提供一种时钟板及时钟兼容验证系统，应用于计算技术领域，该时钟板包括时钟模块、同步模块以及至少一个第一连接器，每个第一连接器分别与时钟模块以及同步模块相连，时钟模块以及同步模块通过第一连接器与相应的验证主板中的片上系统可拆卸连接，时钟模块生成各片上系统所需的时钟信号，同时，同步模块传输各验证主板之间的同步信号以实现时钟同步，确保各验证主板的片上系统同源运行，进而可以进行兼容性验证，本实用新型提供独立的时钟板，其上的时钟模块通过连接器与验证主板可拆卸连接，进而实现时钟板与验证主板之间的灵活更换，有效缩短验证周期，提高验证效率，同时降低验证成本。
- 一种硬盘卡槽双端口时钟信号配置装置-202110998468.4
- 赵晓通 - 苏州浪潮智能科技有限公司
- 2021-08-27 - 2023-07-18 - G06F1/06
- 本发明提供一种硬盘卡槽双端口时钟信号配置装置，包括：第一时钟拓展芯片和第二时钟拓展芯片，所述第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；所述第二时钟拓展芯片分别连接第一卡槽和第二卡槽，所述第二时钟拓展芯片连接双端口模式连接器，所述双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号。本发明解决了硬盘卡槽支持双端口模式时，时钟信号配置的问题，利用电路设计实现了时钟拓展芯片的使能，减少了时钟资源的浪费以及其相应的能耗。
- 一种时钟控制电路-202111656318.1
- 石道林;赵辉;尤国强 - 国民技术股份有限公司
- 2021-12-30 - 2023-07-11 - G06F1/06
- 本申请公开了一种时钟控制电路。该时钟控制电路包括：电压检测电路，接收电源电压信号，用于检测所述电源电压信号波动情况，并产生检测结果；频率调节电路，分别与所述电压检测电路及时钟电路连接，用于基于所述检测结果调节所述时钟电路的时钟频率。基于上述方式，能够改善由于电源供电能力与芯片时钟频率不匹配，导致芯片跑飞的风险。
- 晶片间时钟级联结构、晶片、半导体封装器件和晶上系统-202310181991.7
- 朱珂;王盼;陈德沅;徐庆阳;钟丹;刘长江;吴佳骏;姜海斌;杨晓龙;王震 - 井芯微电子技术（天津）有限公司
- 2023-03-01 - 2023-07-07 - G06F1/06
- 本公开提供了一种晶片间时钟级联结构、晶片、半导体封装器件和晶上系统，晶片间时钟级联结构包括：N组参考时钟输入和输出线路、参考时钟输入和输出有效指示线路，检测择一模块和锁相环。该方案可实现：通过参考时钟在晶片与晶片之间传输，避免了参考时钟均由基板提供的复杂性；通过采用至少两个方向的冗余参考时钟设计，能够容纳封装或基板连接缺陷；通过时钟择一选择模块，在至少两个方向中选择有效的参考时钟；通过参考时钟输入有效指示线路对参考时钟输入是否有效进行指示，避免对无效时钟错误检测；通过将输出方向参考时钟输出有效指示设置有效，对于所选择方向的输出时钟有效指示设置无效，避免参考时钟互锁。
- 一种基于动态配置的时钟信号生成装置-202211646173.1
- 杨滔;王鹏程;孙亮;刘海峰 - 无锡亚科鸿禹电子有限公司
- 2022-12-21 - 2023-07-04 - G06F1/06
- 本发明涉及时钟生成技术领域,公开了一种基于动态配置的时钟信号生成装置，包括MMCM、PLL、配置数据生成单元、计算单元和解析单元；在实际使用时，本发明通过计算单元和解析单元可以选中MMCM和PLL输出时钟信号，当需要更改MMCM和PLL的时钟输出端口输出的时钟信号时，不用重新选取那个MMCM和那个PLL来输出时钟信号，只需对已经选中的MMCM和PLL重新配置数据即可，从而可以减少更换输出时钟信号时所需要的配置数据量，提高配置速度。
- 一种FPGA原型验证时钟装置-202010901378.4
- 夏军建;陈定豪 - 超聚变数字技术有限公司
- 2020-08-31 - 2023-07-04 - G06F1/06
- 本申请实施例提供一种FPGA原型验证时钟装置，用以满足ASIC对至少两个不相关的时钟信号的需求。该装置包括时钟生成模块和验证模块，时钟生成模块与验证模块位于不同的PCB上，时钟生成模块包括第一级频率合成器和多个第二级频率合成器；第一级频率合成器用于生成N个第一时钟信号，将N个第一时钟信号输出给N个第二级频率合成器；N个第二级频率合成器中的一个用于根据N个第一时钟信号中的一个生成M个第二时钟信号，将M个第二时钟信号输出给验证模块；多个第二级频率合成器中除了N个第二级频率合成器之外的一个用于生成H个第三时钟信号，将H个第三时钟信号输出给验证模块；验证模块用于根据第四时钟信号对专用集成电路进行验证。
- 时钟切换控制方法、装置、电子设备和介质-202211594525.3
- 田丰;潘明方;熊海峰 - 上海泰矽微电子有限公司;南京泰矽微电子有限公司
- 2022-12-13 - 2023-06-20 - G06F1/06
- 本申请实施例提供一种时钟切换控制方法、装置、电子设备和介质，其中，该方法包括：接收功耗模式信号，功耗模式信号包括：高功耗指示信号或低功耗指示信号；响应于功耗模式信号，确定功耗模式信号的类型，功耗模式信号的类型包括：第一类型和第二类型，第一类型对应低功耗指示信号，第二类型对应高功耗指示信号；基于功耗模式信号的类型，切换功耗工作模式。本实施例能够降低高低功耗切换时需要关闭时钟导致的功耗损耗，有效节省系统功耗。
- 一种医院时钟系统结构-202320289714.3
- 杨朋;王诗铖;利富舜 - 广州市恒盛建设工程有限公司
- 2023-02-23 - 2023-06-13 - G06F1/06
- 本实用新型公开了一种医院时钟系统结构，包括安置柜，所述安置柜的内部活动安装有主母钟，所述主母钟的一侧活动安装有信号控制主机，所述信号控制主机的底部活动安装有综合时码分配器。本实用新型通过在主母钟的顶部皆固定安装有连接线缆，能够通过连接线缆使GPS接收天线与主母钟进行连接，方便使用人员对GPS接收天线的信号馈线引入室内接入设备前加装浪涌保护器，从而提升了对于设备的信号接收能力，使时钟系统的工作效率进行提升，再通过NTP时间服务器通过医院内部局域网、医院内部局域网与内网计算机、各楼层信息发布显示屏、各楼层排队叫号显示屏、各楼层病房走廓屏连接，从而增加了时钟显示的智能度。
- 一种基于时钟总线的数据处理系统和方法-202310524222.2
- 张慕威;李斌 - 上海励驰半导体有限公司
- 2023-05-10 - 2023-06-06 - G06F1/06
- 本公开提供了一种基于时钟总线的数据处理系统和方法，所述系统包括：CPU，用于通过快时钟总线向第一指令处理模块发送第一目标指令；第一指令处理模块，用于在接收到第一目标指令后释放快时钟总线，将第一目标指令发送给慢时钟域IP，并在接收到慢时钟域IP执行完第一目标指令后发送的执行完成信号之后，将执行完成信号发送至CPU。采用该系统，第一指令处理模块可以及时释放快时钟总线使快时钟总线进行其他指令处理，不用一直等待慢时钟域的数据反馈，因此，当慢时钟域的频率相对于快时钟总线的处理频率差距过大时，快时钟总线的处理速度可以不受慢时钟域的处理速度影响，提升了CPU的处理效率。
- 半导体装置-202211482064.0
- 陈慈训;闵庚焕;李秀旻;金赏镐;林志勳;朱树达;蔡现洙 - 三星电子株式会社
- 2022-11-24 - 2023-05-30 - G06F1/06
- 提供了一种半导体装置，所述半导体装置包括比较电路，比较电路被配置为接收具有n个信号电平的输入信号，并且输出具有两个信号电平的n‑1个第一信号，其中，n是等于或大于3的自然数。装置包括抖动补偿电路，抖动补偿电路被配置为接收n‑1个第一信号，并且补偿其中n‑1个第一信号中的至少一个第一信号的信号电平从第一信号电平转变为与第一信号电平不同的第二信号电平的时段的长度和其中n‑1个第一信号中的所述至少一个第一信号的信号电平从第二信号电平转变为第一信号电平的时段的长度中的至少一者，以输出n‑1个第二信号。
- 一种平滑切换的时钟管理方法-202211618291.1
- 王芬芬;刘梦影;陈红 - 中科芯集成电路有限公司
- 2022-12-15 - 2023-05-26 - G06F1/06
- 本发明公开一种平滑切换的时钟管理方法，属于MCU电路时钟领域。系统处于某一状态下，若当前系统时钟源的频率不在合理范围内，时钟监测模块及时发出错误信号，系统立即自动关闭当前时钟源的选择，同时使能该情况下所选的其它系统时钟源的时钟，待该时钟生成稳定时钟信号，系统切换时钟源至新的时钟源，系统仍然维持稳定。当MCU电路系统时钟源发生频率出错或停振的现象，本发明可以及时切换系统时钟源，使得电路系统时钟不停止，且保持在合理的范围内，同时避免切换过程中出现毛刺或亚稳态现象。
- 相位插值器的误差校准电路及方法-202211425788.1
- 黄永恒;陈泽;王浩南;蔡敏卿;李承哲;钟英权 - 集益威半导体（上海）有限公司
- 2022-11-14 - 2023-05-26 - G06F1/06
- 本申请公开了一种相位插值器的误差校准电路及方法，电路包括：数字电路、时钟信号产生电路、相位插值器、模拟电路、模数转换器和参考时钟产生电路。数字电路用于产生延时控制字并输出到时钟信号产生电路，产生相位控制器并输出到相位插值器，并且产生参考时钟控制信号并输出到参考时钟产生电路。时钟信号产生电路用于产生多相位采样时钟并输出到相位插值器，相位插值器用于接收多相位采样时钟，模拟电路连接于相位插值器与模数转换器之间。参考时钟产生电路用于产生参考时钟并输出到模数转换器，模数转换器根据多相位采样时钟对参考时钟进行采样并将采样值输出到数字电路。本申请可以有效提高相位插值器的精度。
- 半导体装置-201710608460.6
- 李旼贞;权锡南;李宰坤 - 三星电子株式会社
- 2017-07-24 - 2023-05-26 - G06F1/06
- 本发明提供一种半导体装置，其包括时钟管理单元。时钟管理单元包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源；以及时钟管理单元控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元将功率管理单元时钟请求发送到时钟管理单元控制器。时钟管理单元响应于功率管理单元时钟请求将时钟信号提供到知识产权块。本发明以硬件方面控制时钟管理单元的各种时钟源。因此，半导体装置的性能增强，并且在其中实施通过硬件的时钟信号控制的系统中执行功率管理。
- 半导体装置、半导体系统以及操作半导体装置的方法-201710617460.2
- 全浩渊;金硪灿;李宰坤 - 三星电子株式会社
- 2017-07-26 - 2023-05-26 - G06F1/06
- 本申请提供了一种半导体装置、一种半导体系统以及一种操作半导体装置的方法。半导体装置包括第一知识产权块，其包括功能单元和接口单元；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其配置为响应于从第一知识产权块接收到的时钟停止请求，向第二时钟控制电路发送第二时钟请求；其中功能单元控制第一知识产权块的操作，并且接口单元接收从电连接至第一知识产权块的第二知识产权块提供的第一信号，并且将第一信号提供给功能单元。
- 一种多频率异步时钟域数据处理方法和装置-202310183637.8
- 寇强 - 上海傲显科技有限公司
- 2023-02-27 - 2023-05-23 - G06F1/06
- 本申请提供一种多频率异步时钟域数据处理方法和装置，多频率异步时钟域数据处理方法应用于可编程逻辑器件，所述可编程逻辑器件与处理器连接，包括：响应于接收到第一时钟，将第一时钟分频产生第二时钟；基于所述第二时钟接收命令数据和测试数据；根据所述命令数据，选择基于所述第一时钟产生的第四时钟或所述处理器的第三时钟作为输出主时钟；根据所述输出主时钟输出所述测试数据至所述处理器。本申请提供的多频率异步时钟域数据处理方法和装置通过输出多种频率不同的输出主时钟实现了多种不同时钟进行时钟域转换，还实现了可编程逻辑器件与处理器之间以不同速率进行数据转换与传输。
- 机箱总线的传输控制方法及机箱-202111382228.8
- 薄伟国;孔令术;王志涛 - 北京淳中科技股份有限公司
- 2021-11-19 - 2023-05-23 - G06F1/06
- 本申请实施例公开了一种机箱总线的传输控制方法，所述方法一方面包括：通过对比判断主设备发送的所述数据包中的身份地址与从设备中储存的特定身份地址是否相同，从而不需要片选信号线便能实现片选；另一方面包括：从设备根据接收到的主设备时钟信号产生高频时钟信号，并通过训练机制确定与主设备时钟信号任一周期相对应的所述高频时钟信号的M个周期内的一个边沿为目标边沿，所述目标边沿用于触发所述从设备向所述主设备发送数据；本申请还公开了一种应用所述方法的机箱，所述机箱规模可以扩大而不被片选占用太多主设备卡槽管脚限制，另外还公开了一种应用所述方法的机箱，所述机箱中所述主设备可以正确采集所述从设备发送的数据。
- 一种基于FPGA的可调超窄多路同步脉冲发生装置及方法-201811639835.6
- 章枭枭;王进;李晓磊 - 武汉光谷互连科技有限公司
- 2018-12-29 - 2023-05-23 - G06F1/06
- 本发明涉及一种基于FPGA的可调超窄多路同步脉冲发生装置，包括脉冲生成模块，所述脉冲生成模块包括串口接收单元、参数处理单元、锁相环单元、脉冲生成单元、脉冲输出单元和脉冲电压调节单元。本发明提供基于FPGA的可调超窄多路同步脉冲发生装置和方法，通过占空比调节方式精确产生不受时钟周期限制的可调脉冲，利用多路时钟的组合逻辑关系，可产生小于时钟周期并且为调节步进整数倍的高电平，使脉宽调节步进达到ns甚至ps级，系统设计使用相对低频时钟产生高频时钟的设计效果，大大降低了成本。
- 时钟供应方法、系统、服务器及存储介质-202211689822.6
- 熊辉;魏瑞;王秋娟;苏晨睿;雷金 - 上海芯希信息技术有限公司
- 2022-12-27 - 2023-05-16 - G06F1/06
- 本申请实施例涉及通信技术领域，公开了一种时钟供应方法、系统、服务器及存储介质。时钟供应方法应用于主板的复杂可编程逻辑器件CPLD上，主板还包括时钟芯片，包括：当检测到主板处于第一状态时，获取与主板连接的智能网卡的在位状态；当在位状态为智能网卡在位时，将时钟芯片的第一引脚设置为第一电平；通过接口将时钟控制数据串发送给时钟芯片，以供时钟芯片根据时钟控制数据串设置各输出端口并向智能网卡供应时钟。主板在主电电源关闭状态时，CPLD能够发送时钟控制信号给时钟芯片，时钟芯片接收到时钟控制信号之后向智能网卡供应时钟，保证智能网卡可以得到主板供应的时钟，实现智能网卡在主板处于主电电源关闭状态时的独立工作。
- 一种基于ARM芯片的控制系统、方法及感应加热机芯-202111337531.6
- 汪雨婷;车湖深;杨日洁 - 杭州泰昕微电子有限公司
- 2021-11-09 - 2023-05-12 - G06F1/06
- 本发明涉及一种基于ARM芯片的控制系统、方法及感应加热机芯，控制系统包括ARM芯片，ARM芯片包括脉冲信号产生单元，用于产生PWM信号；信号处理单元，用于根据所述PWM信号控制晶体管的闭合或断开，从而产生相应的控制电流；加热单元，用于根据所述控制电流，控制负载发热。本发明的技术方案的有益效果在于：ARM微处理器芯片集成了多种功能，在感应加热机芯中空间更小，结构简单，抗干扰能力强，降低了成本，不仅处理速度快，损耗低，效率高；且能够实时显示状态数据，实现了工作状态可视化；能够通过外设的按键接口更改电流参数，设置需要的电流，能够根据相位差控制负载的谐振状态，使其输出效率最大化。
- 一种基于FPGA的AIS时隙计算方法及设备-202310176242.5
- 孔涛;姚高乐;骆莹;陈广通;赵雪芹;柯京青;侯局;贾琼 - 交通运输部北海航海保障中心天津航标处
- 2023-02-28 - 2023-05-05 - G06F1/06
- 本发明公开了一种基于FPGA的AIS时隙计算方法及设备。该方法包括提供外部参考时钟并接收GNSS串口信号和秒脉冲信号，解析获得秒时刻信息，并判断秒脉冲信号和秒时刻信息的连续性；根据秒脉冲信号的周期计算获得所述主时钟信号的1秒计数值；根据主时钟信号的1秒计数值计算获得2个AIS时隙间隔的计数值；采用前1秒的秒时刻信息超前判断当前秒脉冲的时刻，并将秒脉冲信号分奇偶秒时刻来对AIS时隙计数值进行修正，然后再生成AIS时隙脉冲信号和AIS时隙编号。本发明实现了高精度的AIS时隙计算功能，实现逻辑简单，对FPGA要求非常低，可选用市场上的最小单元实现。
- 一种降低时钟树上功耗的芯片及时钟控制方法-202211593144.3
- 包莉娜;仝传连;陈磊;周祥标 - 小华半导体有限公司
- 2022-12-13 - 2023-04-25 - G06F1/06
- 本发明公开一种降低时钟树上功耗的芯片结构，其包括时钟控制模块以及外设I P模块。时钟控制模块包括第一、第二时钟门控单元，其中第一时钟门控单元通过配置请求信号使能，输出CPU配置寄存器时钟，第二时钟门控单元通过功能请求信号使能，输出外设模块工作时钟。外设I P模块包括配置模块及功能模块。其中配置模块包括第一寄存器，以用于CPU配置，其采用CPU配置寄存器时钟作为时钟信号，并块输出配置请求信号，功能模块包括第二寄存器，即外设I P的功能寄存器，其采用外设模块工作时钟作为时钟信号，并输出功能请求信号。通过把外设I P所需要的时钟分为2个，仅在需要的时候，有效相应时钟请求信号以获取时钟，有效地减少了时钟树上的功耗。
- 一种时钟控制电路、电路系统和电子设备-202223281371.0
- 李岳峰;王喜强;张则民;常胜彪;孙新亮;秦戈 - 曙光信息产业股份有限公司
- 2022-11-29 - 2023-04-25 - G06F1/06
- 本实用新型公开了一种时钟控制电路、电路系统和电子设备，该时钟控制电路应用于IC芯片，IC芯片包括至少一个时钟信号输入端，时钟控制电路包括时钟信号源和多个逻辑控制模块；时钟信号源的输出端与多个逻辑控制模块的输入端对应连接；逻辑控制模块用于对时钟信号源输出的第一时钟信号进行逻辑控制，并从其输出端输出第二时钟信号；第一时钟信号的频率与第二时钟信号的频率相同。本实用新型实施例提供的技术方案，仅需一个时钟信号源就能够同时输出多路时钟信号，有利于降低系统成本，且能够保证IC芯片接收到每一第二时钟信号均具有较高的信号质量，完全满足IC芯片对时钟信号的要求。
- 专利分类
