[发明专利]DFT诊断质量分析方法及装置、存储介质、终端设备在审
| 申请号： | 202211732297.1 | 申请日： | 2022-12-30 |
| 公开（公告）号： | CN116151163A | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 请求不公布姓名 | 申请（专利权）人： | 全芯智造技术有限公司 |
| 主分类号： | G06F30/333 | 分类号： | G06F30/333 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张英英 |
| 地址： | 230088 安徽省合肥市高新区*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种DFT诊断质量分析方法及装置、存储介质、终端设备，DFT诊断质量分析方法包括：获取DFT诊断结果；从DFT诊断结果中抽取至少一种关键数据，至少一种关键数据表示DFT诊断结果的可信度；利用每一种关键数据计算该关键数据对应的诊断质量分数，诊断质量分数越大，DFT诊断的质量越高；根据至少一种关键数据对应的诊断质量分数确定DFT诊断的质量。本申请能够实现对DFT诊断质量的分析，以提升DFT诊断分析的有效性。 | ||
| 搜索关键词： | dft 诊断 质量 分析 方法 装置 存储 介质 终端设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于全芯智造技术有限公司，未经全芯智造技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211732297.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种SERDES接收端眼图测量电路-202310896295.4
- 王杰;高挺挺;张强;刘家兵 - 芯思原微电子有限公司
- 2023-07-20 - 2023-10-24 - G06F30/333
- 本发明提供一种SERDES接收端眼图测量电路，包括均衡器、时钟数据恢复模块、锁相环和眼图测量模块；均衡器对接入的输入信号进行均衡处理得到均衡信号；均衡信号输入至时钟数据恢复模块恢复出输入信号的数据信息，并将数据信息输入眼图测量模块；锁相环提供初始时钟；眼图测量模块的信号输入端连接均衡器的输出端，眼图测量模块的反馈端连接时钟数据恢复模块的输出端；眼图测量模块对输入信号或均衡信号进行采样以产生观测数据，并将观测数据和数据信息进行按位比对处理后以绘制眼图。本发明可以设定任意码型/输入码流长度，且将时钟数据恢复模块恢复出的数据信息与观测数据进行按位比对处理，从而使重建和绘制出的眼图更加真实。
- 设计电路的测试方法、装置、设备及介质-202311197916.6
- 郑楚育;何伟;唐丹;包云岗 - 北京开源芯片研究院
- 2023-09-15 - 2023-10-24 - G06F30/333
- 本申请提供了一种设计电路的测试方法、装置、设备及介质，涉及电路测试技术领域，包括：获取待测试文件及测试用例；测试用例包括电路输入数据，测试用例是通过Lua语言对设计电路的测试任务进行描述所得到的用例；将待测试文件输入测试用例，并基于测试用例中的电路输入数据和测试任务，执行待测试文件，获取针对设计电路的仿真输出结果；根据仿真输出结果获取设计电路的测试结果。基于Lua语言描述的测试用例对待测试文件的设计电路进行测试，提高了设计电路的测试效率。
- 提高DFT覆盖率的测试装置及方法-202310842428.X
- 李湘锦;张鹏;李华东;徐军;周世超 - 苏州忆联信息系统有限公司
- 2023-07-10 - 2023-09-29 - G06F30/333
- 本发明公开了一种提高DFT覆盖率的测试装置及方法，提高DFT覆盖率的测试装置包括时钟分频模块、扫描时钟模块、逻辑运算模块以及时钟门控模块，扫描时钟模块与逻辑运算模块和时钟门控模块连接，时钟分频模块包括时钟分频驱动使能子模块，时钟分频驱动使能子模块与时钟门控模块连接。本发明通过产生的fclk_gate，可以采用最慢的同步时钟，保证gate出来的时钟之间都是同步的，基于此可以覆盖不同频同相的同步逻辑，达到提高ac覆盖率的目的。
- 电路接口测试方法-202210227318.8
- 张敏;华纯;冯雪阳;高庆;曹旺 - 华润微集成电路（无锡）有限公司
- 2022-03-08 - 2023-09-19 - G06F30/333
- 本发明涉及一种电路接口测试方法，其中，包括：(1)电路结构进入上电复位状态，并设置预设数量窗口期；(2)电路结构进入第一窗口期，芯片等待接收与预设接口的特性相匹配的功能时序信号；(3)芯片进一步判断是否接收到相关特性的功能时序信号，如果是，则芯片直接进入当前该预设接口的功能模式；否则，进入步骤(4)；(4)各个芯片引脚在当前窗口期未接收到相关特性的功能时序信号，则电路结构返回步骤(2)并进入下一窗口期进行测试处理，直到完成所有预设数量窗口期的遍历，并进入步骤(5)；(5)芯片进入正常工作状态。采用了本发明的该电路接口测试方法，能适应不同场景的应用要求，减少了封装费用，并提高了封装成功率。
- 用于RTL和带SDF网表的联合仿真的装置和方法-202310700643.6
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-06-14 - 2023-09-15 - G06F30/333
- 本公开涉及一种用于RTL和带SDF网表的联合仿真的装置和方法，所述方法包括：将第一模块、第二模块以及芯片顶层设置为网表形态，并且将第三模块设置为RTL形态，其中第一模块是仿真用例所经过的数据路径上的目标模块，第二模块是所述数据路径上与第一模块直接交互的模块，并且第三模块是所述数据路径上除第一模块和第二模块之外的其他模块；获取第一SDF文件、第二SDF文件和顶层SDF文件以用于分别配置第一模块、第二模块以及所述芯片顶层，其中顶层SDF文件包括互连延时模型的延时参数；以及基于所述延时参数在第二模块与第三模块之间设置所述互连延时模型。
- 一种用于集成电路设计的训练数据生成方法和系统-202310184527.3
- 饶文烨;朱广慧;刘烈生;冯丽娟 - 深圳市摩尔芯创科技有限公司
- 2023-02-22 - 2023-09-12 - G06F30/333
- 本发明提出了一种用于集成电路设计的训练数据生成方法和系统，所述方法包括选择产品类型，在选择的产品类型下根据测试结果将产品进行分组，所述分组包括参照组和故障缺陷组；分别对参照组和故障缺陷组进行抽样得到抽样参照组和抽样故障缺陷组；将抽样参照组和抽样故障缺陷组测试参数进行对比，筛选需要训练的参数；将需要训练的参数进行模型训练，生成预测未来可能发生的故障和缺陷类型的模型，此方法运用的系统包括：分组模块、抽样模块、参数筛选模块和训练模块，运用此方法和系统，预测可靠性性测试的失效概率；并根据预测结果对生产过程和/或过程参数进行调整，减少可靠性测试失效概率，降低成本，提高工作效率。
- 基于芯片设计源码的信号检查方法、电子设备和介质-202310680103.6
- 高凡青 - 成都融见软件科技有限公司;上海合见工业软件集团有限公司
- 2023-06-09 - 2023-08-15 - G06F30/333
- 本发明涉及芯片技术领域，尤其涉及一种基于芯片设计源码的信号检查方法、电子设备和介质，方法包括步骤S1、获取待测芯片设计源码和对应的待测信号列表；步骤S2、基于待测芯片设计源码对每一待追踪信号进行追踪：若待追踪信号无连接或者待追踪信号连接至固定值，则确定为目标信号；若连接至存储元件或者黑盒模块，则确定为正常信号；若连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行步骤S2，直至将待测信号列表中所有待测信号检查完毕。本发明提高了芯片信号检查效率，减少了芯片开发时长。
- 一种片上处理器的可测试性设计方法-202310130592.8
- 李昀;闫阳;施毅 - 南京大学
- 2023-02-17 - 2023-07-11 - G06F30/333
- 本发明公开了一种片上处理器的可测试性设计方法，包括：根据芯片的结构划分出不同的内核，获取不同内核的关键特征，为其设定插入扫描链的数量和测试控制器的类型；对核中扫描链进行基于时序性压缩架构的解压缩和压缩，使扫描链在实际各核的测试中数量增加，长度减小，从而获得更短的测试时间；对SoC层插入数据选择电路将各个内核连接起来通过顶层控制器进行控制，继而可以控制在不同的状态下测试不同的内核，提升测试效率；最后，对SoC层插入边界扫描链，测试芯片的信号输入输出能力。本发明通过对芯片进行内核划分，压缩内核中扫描链数量，并通过数据选择器和控制器控制不同内核分别测试，在现有技术下使得芯片测试的时间大大缩短。
- 集成电路中减少测试电路面积的方法、设备及存储介质-202310593121.0
- 程晓 - 上海亿家芯集成电路设计有限公司
- 2023-05-24 - 2023-07-11 - G06F30/333
- 本发明涉及芯片测试技术领域，具体提供了一种集成电路中减少测试电路面积的方法、电子设备及存储介质，所述方法包括：获取集成电路信息；提取电路中的存储器相关信息，包括存储器型号、数量、大小和路径，并写入中间文件；读取中间文件，对相同型号的存储器按照数量均分成两组，删除同一型号的存储器中其他的分组以使得同一型号的存储器仅保留一个分组；读取网表、修改后的中间文件和库文件，根据修改后的相关信息生成对应的测试电路，并将测试电路插入集成电路中，其中，被删除分组中的存储器未被测试电路覆盖；利用数据选择器将被删除分组中的存储器接入测试电路，用模式信号B来控制数据选择器；本发明能够缩小集成电路的总面积，降低集成电路的生产成本。
- 寄存器模型生成方法、装置、计算机设备及存储介质-202310273057.8
- 黄威;孙宇豪;胡涛 - 湖北芯擎科技有限公司
- 2023-03-21 - 2023-07-07 - G06F30/333
- 本申请公开了一种寄存器模型生成方法、装置、计算机设备及存储介质，方法包括：获取待验证芯片的多个寄存器描述文件；获取多个寄存器描述文件中每个寄存器描述文件的文件格式，根据文件格式对每个寄存器描述文件进行解析，得到各个主机的寄存器映射信息及每个芯片设计模块的寄存器描述信息；根据寄存器描述信息，生成多个初始寄存器块；根据各个主机的寄存器映射信息及多个初始寄存器块，生成各个主机对应的第一寄存器映射表；根据多个初始寄存器块及第一寄存器映射表，生成待验证芯片对应的寄存器模型。本申请可以支持多种文件格式的寄存器描述文件的解析，自动化水平高，适用于设计中存在多个主机的待验证芯片的寄存器模型生成。
- 一种SOC芯片系统老化实验方法-202110777194.6
- 马卫东;张鸿;王帅;何建兵 - 成都思科瑞微电子股份有限公司
- 2021-07-09 - 2023-07-07 - G06F30/333
- 本发明公开了一种SOC芯片系统老化实验方法，通过LDO控制寄存器提高一档位输出和DCDC控制寄存器提高一档位输出的设置，使得本实验方法能够考验电路对此种变化的承受性能，从而避免在实验过程中电路发生故障，需要花费更多的时间，进一步使得本实验方法花费时间短；通过将芯片的倍频时钟频率、GIPO输入输出属性的设置配置到一个最适合芯片系统老化测试进行的状态，能够最大强度的让芯片发生老化，从而使得试验数据更加稳定。
- 一种SOC芯片DFT后仿真的方法、系统、存储介质及设备-202310201186.6
- 邢磊 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-02-28 - 2023-05-26 - G06F30/333
- 本发明提供了一种SOC芯片DFT后仿真的方法、系统、存储介质及设备，方法包括：编写测试用例，利用工具生成测试向量；搭建系统顶层，将数字网表例化到顶层文件中，并且将测试向量例化到顶层文件，并与DFT管脚相连；模拟部分采用模拟电路spice网表，通过顶层把数字网表和模拟部分进行连接；编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；插入电压和电流探针用于配置仿真精度和速度；以及通过数字网表和模拟电路spice网表进行DFT后仿真。根据本发明在SOC芯片DFT后仿真模式以最大程度还原芯片的真实工作状态，从而达到准确验证的目的。
- DFT诊断质量分析方法及装置、存储介质、终端设备-202211732297.1
- 请求不公布姓名 - 全芯智造技术有限公司
- 2022-12-30 - 2023-05-23 - G06F30/333
- 一种DFT诊断质量分析方法及装置、存储介质、终端设备，DFT诊断质量分析方法包括：获取DFT诊断结果；从DFT诊断结果中抽取至少一种关键数据，至少一种关键数据表示DFT诊断结果的可信度；利用每一种关键数据计算该关键数据对应的诊断质量分数，诊断质量分数越大，DFT诊断的质量越高；根据至少一种关键数据对应的诊断质量分数确定DFT诊断的质量。本申请能够实现对DFT诊断质量的分析，以提升DFT诊断分析的有效性。
- 集成电路的可编程宏测试设计-202211325266.4
- S·卡恩 - 赛普拉斯半导体公司
- 2022-10-27 - 2023-05-02 - G06F30/333
- 一种使用可编程宏内置自测试(BIST)来测试集成电路的系统和方法。该方法包括：由集成电路(IC)设备的内置自测试(BIST)控制器从测试装置接收用于测试IC设备的第一区域的第一类型的测试向量。该方法包括：基于第一类型的测试向量来识别多个BIST引擎中与IC设备的第一区域相关联的第一BIST引擎。该方法包括：基于第一类型的测试向量生成第二类型的第一命令。该方法包括：基于第二类型的第一命令来配置多个BIST引擎中的第一BIST引擎，以使第一BIST引擎对IC设备的第一区域执行第一组测试。
- 一种具有校验功能的扫描测试寄存器链-202310047476.X
- 曹振吉;王文;隽扬;曹靓;蔺旭辉 - 中国电子科技集团公司第五十八研究所
- 2023-01-31 - 2023-05-02 - G06F30/333
- 本发明公开一种具有校验功能的扫描测试寄存器链，属于可测性设计领域，包括多个串联的具有校验功能的寄存器；每个具有校验功能的寄存器均包括PI端口、SI端口、CEN端口、SEN端口、S端口、CK端口、CKN端口和Y端口，前一级寄存器的Y端口接入后一级寄存器的SI端口形成串联；所述扫描测试寄存器链作为可测性设计的数据回读电路，待测电路施加激励后产生响应，通过所述扫描测试寄存器链读出电路响应，然后与目标结果进行对比，最后将比较结果串行输出到芯片端口。本发明用于抓取测试电路内部的测试结果并与目标结果进行对比，然后将校验结果输出到芯片外部，能够提高电路的测试效率和减少硬件资源开销。
- 一种以旁路电路形式插入扫描单元的方法-202211561912.7
- 董森华;雍晓;刘毅 - 上海华大九天信息科技有限公司
- 2022-12-07 - 2023-03-24 - G06F30/333
- 本发明提供了一种以旁路电路形式插入扫描单元的方法，包括以下步骤：1）输入HDL电路设计，获得硬件描述语言电路设计信息。2）确定需要提升可测试性的接口端，以及需要插入扫描电路的相邻集成电路模块之间的端口；3）根据需要提升可测试性的接口端，在所述接口端的两个相邻集成电路模块之间插入测试点及逻辑电路；4）确定需要提升可测试性的存储器模块与黑盒电路，并导出指定的输入输出端口对；5）设定扫描单元的个数并根据扫描单元的个数将扫描单元或多任务器插入所述输入输出端口对。本发明可以提升电路的可控制性与可观察性。
- 系统芯片的自动化测试方法、装置、芯片、设备及系统-202211420992.4
- 朱华;充志阳 - 南京芯驰半导体科技有限公司
- 2022-11-15 - 2023-03-17 - G06F30/333
- 本申请公开了一种系统芯片的自动化测试方法、装置、芯片、设备及系统，属于芯片技术领域。所述方法包括：在系统芯片中配置测试单元；接收自动测试机台发送的测试内容；根据测试内容调用系统芯片中配置的测试单元，根据测试单元对系统芯片进行测试；根据测试后得到的测试结果生成指纹，将指纹发送给自动测试机台，自动测试机台用于将指纹与标准指纹进行比较，并根据比较结果确定系统芯片的测试结果。本申请能够根据测试内容调用自身配置的测试单元来完成测试，减少了测试过程中的数据传输，提高了测试速度，还能够反馈测试结果的指纹，以减少数据传输和提高系统芯片的安全性。
- 一种验证网表寄存器功能的方法、系统、设备和存储介质-202211450615.5
- 王凯;符云越;刘凯 - 山东云海国创云计算装备产业创新中心有限公司
- 2022-11-18 - 2023-03-07 - G06F30/333
- 本发明提供一种验证网表寄存器功能的方法、系统、设备和存储介质，方法包括：对被测器件的寄存器类型进行分类，建立寄存器模型至寄存器的映射；对所有寄存器的路径进行检查以确认所有寄存器能够访问；切换至测试模式，对所有寄存器功能进行验证；以及响应于所有寄存器功能均验证成功，确认所述被测器件的寄存器功能正常。本发明通过映射的方式可以直接访问所有寄存器，并且本发明不消耗仿真时间，不需要增加验证平台设计，可移植性强。
- 用于评估BTI效应的可测试性设计电路-202111010611.0
- 赖振安;陈俊晟 - 上海华力集成电路制造有限公司
- 2021-08-31 - 2023-03-03 - G06F30/333
- 本发明公开了一种用于评估BTI效应的可测试性设计电路，包括：多个应激产生器。应激产生器包括多个输入端和多个输出端，输出端连接到待测试器件的栅极。应激产生器为一逻辑电路。在应激模式下，应激输入信号从频率信号、第一直流电压和第二直流电压中选择，所有的应激产生器形成的所有的应激输出信号包括了第一直流电压、一系列的具有不同占空比的频率信号和第二直流电压，所有的所述应激输出信号组合在一起使用使得在相同的测试时间内各待测试器件的应激时间具有多个不同值，以用于在不同应激时间下对待测试器件进行BTI效应的评估。
- 一种PCB热循环测试方法、系统、电子设备及存储介质-202211208084.9
- 陈杨杨;康磊;陈家闰 - 浪潮商用机器有限公司
- 2022-09-30 - 2022-12-27 - G06F30/333
- 本申请公开了一种PCB热循环测试方法、系统、电子设备及存储介质，所属的技术领域为电路板设计技术。所述PCB热循环测试方法包括：根据PCB设计文件中的设计参数建立仿真模型；配置所述仿真模型的仿真参数，并在所述仿真参数下对所述仿真模型进行热循环测试；提取所述热循环测试的仿真结果，并根据所述仿真结果调整所述PCB设计文件中的设计参数。本申请能够提高热循环测试的准确性，合理设置PCB的设计参数。
- 集成电路测试模式下的DFT电路构建方法及应用-202011052513.9
- 李天丽;彭书涛;邹和风;贾勤;边少鲜;陈占之;蒋剑锋;栾晓琨;唐涛;王翠娜;孙永丰;邹京;黄薇;金文江;曾朵朵;曹灿 - 飞腾信息技术有限公司
- 2020-09-29 - 2022-11-11 - G06F30/333
- 本发明公开了一种集成电路测试模式下的DFT电路构建方法及其应用，方法包括：S1.获取集成电路中的功能时钟信息，并按照所述功能时钟之间的逻辑交互关系进行分组，使得被划分为同一时钟分组内的任意两个所述功能时钟之间不存在逻辑交互关系；S2.设置与所述时钟组的数量相等的全局DFT时钟，所述全局DFT时钟与所述时钟分组一一对应，用所述全局DFT时钟接管对应所述时钟分组内的所有功能时钟；S3.对于每个所述时钟分组，将所述时钟分组内的所述功能时钟链接到同一扫描链，完成该时钟分组的扫描链电路构建。具有可改善集成电路测试模式时序，避免大量缓冲器单元插入等优点。
- 一种低功耗异步FFT在线条件触发设计方法-202210708847.X
- 周柯;王晓明;金庆忍;莫枝阅;丘浩 - 广西电网有限责任公司电力科学研究院
- 2022-06-22 - 2022-10-21 - G06F30/333
- 本发明属于电力系统电能质量检测领域，本发明针对电网电压谐波检测的实时性和低功耗需求，提出了一种低功耗异步FFT在线条件触发设计方法，当谐波含量高时触发FFT硬件电路对谐波进行FFT分析，谐波含量低时则只检测总谐波有效值，实现电压谐波的在线监测，大大减少了FFT硬件电路功耗；同时，FFT硬件电路采用实值异步FFT算法，实值FFT算法输出具有共轭特性，其降低了FFT的复杂性和计算量，异步FFT使所有子系统仅按其需要运行的速度运行，实现了低功耗；此外，结合异步CORDIC算法，通过实时计算旋转因子可大量减少储存旋转因子导致的资源消耗，同时可实现复数与复指数的旋转乘法，简化乘法运算。
- 一种芯片工艺角的确定方法及其确定装置、监控方法-202110722825.4
- 钟晓炜;郑国忠 - 厦门紫光展锐科技有限公司
- 2021-06-28 - 2022-07-29 - G06F30/333
- 本发明提供了一种芯片工艺角的确定方法及其确定装置、监控方法。该确定方法包括：获取每条环形振荡器在不同PVT条件下的Rosc仿真值；获取每条环形振荡器的Rosc实测值；根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器，其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好；获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比；根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值；根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。以提高所得到的Rosc仿真参考值的相关性，提高监控及评估制程的相关性，优化核签标准。
- 一种数字信号处理器芯片实时调试方法-202210489128.3
- 秦志辉;张巍 - 湖南大学
- 2022-05-07 - 2022-07-22 - G06F30/333
- 本发明公开了一种数字信号处理器芯片实时调试方法。该方法基于单核32位数字信号处理器芯片处理指令时的实时调试测试,实时调试测试包括处理器的流水线指令测试、调试处理器对软件的执行，其中，处理器的流水线指令测试通过边界扫描的方式进行测试，调试处理器对软件的执行包括对CPU内部的指令进行调试和测试。本发明提供的数字信号处理器实时调试方法，极大的提高了数字信号处理器芯片的测试和调试能力，有利于便捷、快速、实时作出数字信号处理器芯片在使用过程中对指令的分析和判断是否正确。
- 用于检测修改设计的错误实例的方法、设备及存储介质-202110439055.2
- 不公告发明人 - 芯华章科技股份有限公司
- 2021-04-23 - 2022-06-03 - G06F30/333
- 本申请提供一种用于检测修改设计的错误实例的方法、设备及存储介质。该方法包括：确定所述修改设计中的一个一级实例；接收所述一级实例的参考信号；基于所述参考信号的一级原始实例的输入信号，运行所述一级实例；响应于所述第一输出与所述一级原始实例的输出信号不一致，将所述多个二级实例分为两组实例；将第一组二级实例的输出信号置为所述参考信号中与所述第一组二级实例对应的输出信号；基于所述参考信号中与第二组二级实例对应的输入信号，运行所述一级实例以确定所述一级实例的第二输出是否存在错误；以及响应于所述第二输出不存在错误，确定所述第一组二级实例存在错误实例。
- 混合信号电路的数字化建模方法和装置-202110244988.6
- 叶佐昌;王燕;冷洋洋 - 清华大学
- 2021-03-05 - 2022-05-13 - G06F30/333
- 本申请提出一种混合信号电路的数字化建模方法和装置。其中，方法包括：获取电路的网表文件，文件用于描述需要仿真的电路的拓扑结构、外部激励信号以及仿真参数；为电路的网表文件生成激励信号，并基于激励信号对网表文件进行仿真，将所有激励产生的数据进行组合，得到关于电路的全覆盖输入输出数据和电路的输入输出的完备关系；根据电路系统的特点，采用动态模态分解的方法从全覆盖输入输出数据中提取电路特征；根据提取得到的电路特征和电路的输入输出的完备关系，基于机器学习方法构建电路的数字化模型；通过硬件描述语言将数学模型转换为Verilog/Verilog‑AMS电路模型，该电路模型能够通用于其他的数字电路。
- 测试架原理图的生成方法、装置、设备及存储介质-202210002390.0
- 钱航;刘国清;杨广;王启程;聂晓楠;谭开荣;胡帅 - 深圳佑驾创新科技有限公司
- 2022-01-05 - 2022-04-05 - G06F30/333
- 本申请公开了一种PCB测试架原理图的生成方法、装置、设备及存储介质，通过获取PCB原理图文件，并将PCB原理图文件中多个电路测试点信息同步到测试架的原理图模板文件中，以得到测试架原理图文件，从而无需用户手动设计测试架原理图；再根据测试架原理图文件，输出测试架原理图的测试架网络表，以能够采用测试架网络表与PCB测试架网络表进行对比检查，而无需用户手动检查；最后若测试架网络表与PCB网络表相同，则根据测试架原理图文件，生成测试架原理图，从而利用计算机技术保证测试架原理图生成结果的准确度，以及提高了测试架原理图的设计效率和检查效率。
- 具有到主板的偏移连接的被测装置板-202110980693.5
- K·L·斯潘塞;N·J·拉利;V·R·马鲁里;R·D·维尔豪尔;B·兰金;E·H·波赫;M·内格隆 - 英特尔公司
- 2021-08-25 - 2022-03-29 - G06F30/333
- 本发明的主题是“具有到主板的偏移连接的被测装置板”。本公开与包括第一边缘连接器的电路板有关，所述第一边缘连接器被配置成将电路板通信耦合至第二电路板的第一连接器。第一边缘连接器从电路板的一侧延伸第一长度。电路板还包括第二边缘连接器，所述第二边缘连接器被配置成将电路板通信耦合至第二电路板的第二连接器。第二边缘连接器从电路板的所述一侧延伸不同于第一长度的第二长度。
- 一种执行工程变更指令的方法、装置、设备和存储介质-202111419490.5
- 章其富 - 芯盟科技有限公司
- 2021-11-26 - 2022-02-25 - G06F30/333
- 本申请实施例提出了一种执行工程变更指令的方法、装置、设备和存储介质，所述测试电路包括扫描压缩电路和扫描链电路，扫描链电路中预留有至少一条待修改的扫描链，方法包括：获取第一脚本文件；第一脚本文件包括扫描链电路对应的第一脚本程序和扫描压缩电路对应的第二脚本程序；响应于与工程设计更改需求相对应的更新操作，对第一脚本文件中的第一脚本程序进行更新，得到第二脚本文件；获取并响应工程变更指令，运行第二脚本文件，以在所述至少一条待修改扫描链的预留位置插入目标扫描单元，实现工程变更指令的执行操作。
- 内建自测试的方法及互连接口-202111312589.5
- 郑春晖;李姣 - 上海兆芯集成电路有限公司
- 2021-11-08 - 2022-02-11 - G06F30/333
- 一种内建自测试的方法，包含以下操作：于发送部，选取标准序列，并使用标准序列及对应于标准序列的标头产生测试序列，将测试序列经过受测路径而传送给接收部；以及于接收部，从接收到的测试序列中解析出标头及接收序列，基于被解析出的标头取得标头对应的标准序列，比较标准序列及接收序列，以得到受测路径的测试结果。
- 专利分类
