[发明专利]执行浮点操作的系统和方法在审
| 申请号： | 202211466221.9 | 申请日： | 2022-11-22 |
| 公开（公告）号： | CN116166217A | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | 余穗福;严星华 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F7/483 | 分类号： | G06F7/483 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种执行浮点操作的方法可以包括：获得具有浮点格式的操作数，基于操作数的指数的范围来计算增益，通过将增益应用于操作数来生成具有定点格式的中间值，通过对中间值执行操作来生成具有定点格式的定点结果值，以及将定点结果值变换为具有浮点格式的浮点输出值。 | ||
| 搜索关键词： | 执行 浮点 操作 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211466221.9/，转载请声明来源钻瓜专利网。
- 上一篇：杂环类衍生物及其制备方法和用途
- 下一篇：具有热惯性的EV充电连接器和方法
- 同类专利
- 一种经验库制导的浮点程序优化加速方法-202110438904.2
- 汤恩义;肖安祥;陈鑫;王林章;李宣东 - 南京大学
- 2021-04-22 - 2023-10-17 - G06F7/483
- 本发明提出了一种经验库制导的浮点程序优化加速方法。该方法基于浮点成因相似性原理，即若两个浮点数值程序的计算过程相似，它们误差累积的原因也往往是类似的，因而可以使用类似的程序转换规则对其重写，从而降低程序的累积误差。基于此，加速策略将浮点数值程序的符号结构特征以及优化其累积误差所用到的程序转换规则提取出来，作为优化经验保存于经验库中。待优化其他程序时，首先在经验库中匹配待优化程序的符号结构特征，寻找相似程序的优化经验，并利用这些经验来指导并加速优化过程。优化经验中保存的程序转换规则会被优先用于重写待优化程序，避免了对整个规则库进行遍历。这个过程减少了优化所需的时间开销，提高了浮点优化的可用性。
- 一种浮点数误差补偿方法、装置和电子设备-202311003875.2
- 赵健;宋佩;冯洲武;周国鹏;马妍;严晓;赵恩海;陈晓华 - 无锡玫克生智能科技有限公司
- 2023-08-09 - 2023-10-03 - G06F7/483
- 本申请提供了一种浮点数误差补偿方法、装置和电子设备，其中，该方法包括：获取储能电池的电化学模型，提取电化学模型中的多种运算法则；其中，运算法则，包括：四则运算法则和函数运算法则；根据提取出的电化学模型中的多种运算法则，建立电化学模型的运算法则矩阵；对电化学模型进行计算，得到电化学模型待补偿的浮点计算结果；通过电化学模型的运算法则矩阵，对浮点计算结果的误差进行补偿。通过本申请实施例提供的浮点数误差补偿方法、装置和电子设备，可以在计算单精度或半精度的浮点计算结果的情况下，消除电化学模型中的运算法则对计算得到的浮点数据的累计误差，提高FPGA计算数据的精度。
- 一种浮点数的处理方法及相关设备-202210296644.4
- 罗元勇;伍玮翔;张忠星 - 华为技术有限公司
- 2022-03-24 - 2023-10-03 - G06F7/483
- 本申请实施例公开了一种浮点数的处理方法及相关设备，可以应用于通用计算、高性能计算和人工智能训练及推理等领域。该方法包括：获取第一浮点数；第一浮点数包括第一符号域、阶码位宽域、第一阶码域和第一尾数域；阶码位宽域用于指示第一阶码域在第一浮点数的总位宽N中占用的位宽D；基于第一符号域、阶码位宽域、第一阶码域和第一尾数域，得到第一浮点数对应的规格化数据。本申请在传统的浮点数中额外定义了一个阶码位宽域，用于指示阶码域的位宽，从而使得阶码域的位宽和后续尾数域的位宽可以随着阶码位宽域的数值动态变化，满足不同场景下对浮点数不同数值范围和精度的需求。采用本申请实施例可以优化浮点数格式，提升浮点数的使用效果。
- 分层和共享指数浮点数据类型-202280014048.0
- B·达尔维什·鲁哈尼;V·埃兰戈;R·沙菲普尔;J·弗沃斯;刘明罡;奚锦文;D·C·伯格;E·S·钟 - 微软技术许可有限责任公司
- 2022-01-20 - 2023-09-29 - G06F7/483
- 本公开的实施例包括用于提供分层和共享指数浮点数据类型的系统和方法。第一共享指数值和第二共享指数值基于多个浮点值的指数值而被确定。第三共享指数值基于第一共享指数值和第二共享指数值而被确定。第一差值和第二差值基于第一共享指数值、第二共享指数值和第三共享指数值而被确定。符号值和尾数值针对多个浮点值而被确定。针对多个浮点值中的每个浮点值的符号值和尾数值、第三共享指数值、第一差值和第二差值被存储在针对共享指数浮点数据类型的数据结构中。
- 浮点数处理方法、装置、计算机设备及存储介质-202310689128.2
- 杜政坤;李昊峰;陆杰;李炼;高琳;乔磊;苗蕾;张锦坤 - 中科天齐（山西）软件安全技术研究院有限公司;北京中科天齐信息技术有限公司
- 2023-06-12 - 2023-09-22 - G06F7/483
- 本发明涉及数据处理技术领域，公开了浮点数处理方法、装置、计算机设备及存储介质。该浮点数处理方法包括：当检测到浮点数时，对浮点数进行解析，得到浮点数在代码中对应的字符串；对字符串进行解析，得到解析结果；若解析结果为第一预设解析结果，确定字符串的精度是否在第一精度范围内；若字符串的精度不在第一精度范围内，基于第一精度范围对字符串进行精度舍入处理。本发明通过对浮点数的精度进行检查，以及对浮点数进行舍入处理，解决相关技术中由于浮点数过长，在使用Clang编译器处理长浮点数时，导致Clang编译器崩溃或卡死的问题。
- 用于归一化函数的数字电路-202280010602.8
- T·赫夫勒;M·C·赫德斯 - 微软技术许可有限责任公司
- 2022-01-18 - 2023-09-19 - G06F7/483
- 本公开包括生成二(2)的幂次方的输入值次方的值的数字电路。例如，数字电路可以包括组合逻辑，该组合逻辑接收表示输入值的输入尾数的第一数字位和表示输入值的输入指数的第二数字位。该组合逻辑生成多个输出尾数和多个输出指数，该多个输出尾数和多个输出指数与当输入值为正和负并且当输入指数高于和低于第一值时二(2)的幂次方的输入值次方的近似值相对应。选择电路被配置为接收输出尾数和输出指数。选择电路包括被耦合到输入值的输入指数和输入符号位的选择控制输入以选择输出尾数中的一个输出尾数和一个输出指数。
- 校正数据库转存电力系统潮流计算数据误差的方法-202310628725.4
- 陈亦平;李凯航;肖逸;张俊勃;赵化时;范展韬;邱生敏;方必武;毛文俊;吴小刚;颜融;黄济宇;赵振东;刘升伟;周永灿 - 中国南方电网有限责任公司
- 2023-05-30 - 2023-09-08 - G06F7/483
- 本发明公开了一种校正数据库转存电力系统潮流计算数据误差的方法，方法包括：读取描述DSP潮流计算数据卡片中浮点型数据格式的规则库；读取已处理为DSP潮流计算分析数据基本形式的SCADA数据库内浮点型参数，并保存为预设的数据结构；将SCADA数据库内数据通过参数名与规则库的格式定义信息形成映射，获取参数名对应的具体浮点数类型；结合DSP对浮点数输入格式的处理规则，并根据SCADA数据库内参数值的正负、整数位数以及小数位数进行分类匹配，校正误差生成DSP输入格式所能接受的最高精度浮点型数据。本发明可以提升潮流计算的准确性，可广泛应用于电力系统仿真分析领域。
- 一种浮点数处理方法及装置-202210174281.7
- 姜莹;王海洋 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种浮点数处理方法及装置，该方法包括，中央处理器获取第一精度浮点数，基于所述第一精度浮点数生成处理指令，并将处理指令发送至硬件加速器；硬件加速器基于接收到的处理指令执行：对第一精度浮点数进行调整得到第二精度浮点数；其中，所述第一精度浮点数的精度大于所述第二精度浮点数的精度；利用对应于第二精度浮点数的算数逻辑单元ALU，对所述第二精度浮点数进行处理，得到所述第二精度浮点数对应的处理结果；根据处理结果确定牛顿迭代初始值，调用本地整数算数逻辑单元ALU模拟牛顿迭代法确定所述第一精度浮点数的平方根或平方根倒数。
- 一种确定浮点数平方根的方法及装置-202210174293.X
- 唐志敏;王海洋;姜莹 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种确定浮点数平方根的方法及装置，包括，中央处理器识别第一精度浮点数，基于识别的第一精度浮点数生成处理指令，将生成的处理指令发送至硬件加速器；硬件加速器基于接收到的处理指令执行：将第一精度浮点数转化为第二精度浮点数；其中，所述第二精度浮点数的精度小于所述第一精度浮点数的精度；利用对应于第二精度浮点数的求平方根算数逻辑单元ALU，对所述第二精度浮点数进行开方处理，得到所述第二精度浮点数的平方根；根据第二精度浮点数的平方根确定二分法迭代初始值，调用整数算数逻辑单元ALU模拟二分法确定所述第一精度浮点数的平方根。
- 一种确定浮点数平方根倒数的方法及装置-202210174708.3
- 唐志敏;王海洋;姜莹 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种确定浮点数平方根倒数的方法，包括：中央处理器对第一精度浮点数进行识别，基于识别结果生成处理指令，将所述处理指令发送至硬件加速器；硬件加速器基于接收到的处理指令执行：对第一精度浮点数进行处理得到第二精度浮点数；其中，所述第二精度浮点数的精度小于所述第一精度浮点数的精度；采用对应于第二精度浮点数的求平方根倒数算数逻辑单元ALU，对所述第二精度浮点数进行计算，得到所述第二精度浮点数的平方根倒数；根据第二精度浮点数的平方根倒数确定牛顿迭代初始值，调用整数算数逻辑单元ALU模拟牛顿迭代法确定所述第一精度浮点数的平方根倒数。
- 一种浮点数处理方法及装置-202210174714.9
- 姜莹;王海洋 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种浮点数处理方法，包括：中央处理器识别待执行预定计算的两个浮点数，基于识别结果生成处理指令，将生成的处理指令发送至硬件加速器；硬件加速器将根据该处理指令将所述两个浮点数的指数作为整数进行对应于所述预定计算的处理，得到指数处理结果；将所述两个浮点数的尾数作为整数进行对应于所述预定计算的处理，得到尾数处理结果；根据所述尾数处理结果与所述指数处理结果，得到所述两个浮点数执行所述预定计算的结果。
- 基于范围说明符的过滤-202180076355.7
- 弗朗索瓦·克里斯托弗·雅克·博特曼;托马斯·克里斯多夫·格鲁卡特;布兰得利·约翰·史密斯 - ARM有限公司
- 2021-09-16 - 2023-08-29 - G06F7/483
- 本发明公开了数据处理装置、方法和计算机程序。范围定义寄存器被布置成存储范围说明符，并且过滤操作是通过标引该范围定义寄存器来相对于指定事务执行的。该范围定义寄存器以包括有效数和指数的格式存储该范围说明符，其中数据标识范围至少部分地由该范围说明符定义。当该指定事务是关于该数据标识范围内的数据标识时，执行的该过滤操作取决于与该数据标识范围相关联的属性数据。
- 在基于处理器的系统中使用矩阵处理器提供高效浮点运算-201880054143.7
- M·C·A·A·黑德斯;N·瓦伊德亚纳坦;R·德雷耶;C·B·韦里利;K·巴塔查里亚 - 高通股份有限公司
- 2018-08-31 - 2023-08-25 - G06F7/483
- 本发明揭示在基于处理器的系统中使用矩阵处理器提供高效浮点运算。就此来说，基于矩阵处理器的装置提供矩阵处理器，所述矩阵处理器包括正部分和累加器及负部分和累加器。随着所述矩阵处理器处理多对浮点操作数，所述矩阵处理器基于第一浮点操作数及第二浮点操作数计算中间乘积且确定所述中间乘积的正负号。基于所述正负号，所述矩阵处理器用所述正部分和累加器或所述负部分和累加器的部分和分数使所述中间乘积归一化，随后将所述中间乘积与所述正和累加器或所述负和累加器相加。在处理所有对浮点操作数之后，所述矩阵处理器从所述正部分和累加器减去所述负部分和累加器以产生最终和，随后使所述最终和重新归一化一次。
- 用于人工智能系统的具有阈值预测的浮点计算-202180075100.9
- 姜旻求;禹成勋;李垠炅 - 国际商业机器公司
- 2021-11-02 - 2023-08-01 - G06F7/483
- 一种系统，包括：浮点计算单元，其被配置为根据第一浮点值和第二浮点值执行点积运算；以及检测逻辑，其在操作上耦接到浮点计算单元。检测逻辑被配置为计算第一浮点值和第二浮点值的指数部分的定点总和之间的差，以及基于所计算的差，在浮点计算单元完成点积运算之前检测条件的存在。响应于检测到条件的存在，检测逻辑还被配置为使得浮点计算单元避免执行否则作为点积运算的一部分执行的计算子集。此类技术用作所避免的计算子集会导致两个浮点值的点积低于阈值的预测器。
- 一种数据处理方法和装置-201910182657.7
- 刘刚;冯春阳;张兴革;王俊杰;彭琅;黄晶;邹孝杰 - 合芯科技（苏州）有限公司
- 2019-03-11 - 2023-08-01 - G06F7/483
- 本发明公开了一种数据处理方法和装置，该数据处理方法包括：获取控制信号和待处理第一数据；根据控制信号对第一数据进行置换运算得到第二数据；根据控制信号对第二数据进行数据交错运算得到预设位宽的第三数据，第二数据的位宽大于第三数据的位宽。该方法可以灵活组合32位、64位和128位的源数据，并对32位、64位和128位的源数据进行数据置换运算，使32位、64位和128位的源数据经过数据置换后，成为与微处理器相同位宽的数据，可以完成定/浮点数据预处理的前置计算，从而使微处理在计算32/64/128位定/浮点数据等多种数据类型时，每个时钟的计算资源都不浪费，从而提高微处理器浮点运算的硬件使用效率。
- 边缘交换机处实现的数据处理方法、电子设备和程序产品-202210071619.6
- 胡晨曦;李三平;贾真 - 戴尔产品有限公司
- 2022-01-21 - 2023-07-28 - G06F7/483
- 本公开的实施例提供了边缘交换机处实现的数据处理方法、电子设备和程序产品。例如，提供了一种在边缘交换机处实现的数据处理方法。该方法可以包括从至少一个源设备接收用于浮点运算操作的至少两个数据包。此外，该方法可以包括从所述至少两个数据包中分别获取相应浮点数值序列，并且从所述至少两个数据包中的至少一个数据包中获取浮点运算方式，以确定所述相应浮点数值序列的浮点运算结果。该方法可以进一步包括将所述浮点运算结果发送至所述至少两个数据包中的至少一个数据包所指示的目标设备。本公开的实施例能够在保证浮点计算性能的同时降低物联网设备、云、服务器的计算负载，并且还能降低由于浮点计算操作产生的时延。
- 数据处理集成电路、数据处理方法和机器可读存储介质-202310591673.8
- 请求不公布姓名 - 上海壁仞智能科技有限公司
- 2023-05-24 - 2023-07-28 - G06F7/483
- 本发明提供数据处理集成电路、数据处理方法以及机器可读存储介质。所述数据处理集成电路包括寄存器堆、加载存储单元以及运算核。加载存储单元从存储单元将数据加载至寄存器堆，以及将数据从寄存器堆存储至存储单元。运算核存取寄存器堆的数据。运算核在进行非标准浮点数操作前先进行第一类型转换操作，以将非标准浮点数操作的输入浮点数的数据类型从第一数据类型转换为适用于非标准浮点数操作的第一非标准浮点数类型。运算核在非标准浮点数操作后进行第二类型转换操作，以将非标准浮点数操作的输出浮点数的数据类型从第二非标准浮点数类型转换为适用于后续操作的第二数据类型。
- 用于神经网络实现的块浮点-201780076041.0
- R·比特纳;A·福林 - 微软技术许可有限责任公司
- 2017-12-01 - 2023-07-25 - G06F7/483
- 公开了包括在神经网络的实现中的用于执行块浮点(BFP)运算的装置和方法。一个或多个矩阵或向量的全部或一部分可以共用一个或多个共同指数。公开了用于选择共用的共同指数的技术。在所公开的技术的一些示例中，方法包括：产生矩阵或向量的BFP表示，相应矩阵或向量的至少两个元素共用共同指数；在多个矩阵或向量中的两个或更多个矩阵或向量上执行数学运算；以及产生输出矩阵或向量。基于输出矩阵或向量，选择一个或多个经更新的共同指数，并且产生经更新的矩阵或向量，其具有共用经更新的共同指数的一些元素。
- 一种基于浮点数的查表方法、装置、电子设备及存储介质-202310316840.8
- 于莉莉;郭璟;郭振江;唐璇 - 上海思朗科技有限公司
- 2023-03-28 - 2023-07-21 - G06F7/483
- 本申请公开了一种基于浮点数的查表方法、装置、电子设备及存储介质。方法包括：获取查表计算信息，查表计算信息包括：用于查表的除数，被除数以及除数所对应的取值区间；获取预先创建的目标查找表，并确定目标查找表在取值区间内的查表值；利用查表值进行插值计算，得到插值结果，并基于插值结果计算除数的倒数；基于倒数与被除数计算得到的计算结果进行查表。本申请把除数由无限的范围限定至有限的取值区间内，通过确定查找表在取值区间内的查表值，将查表值进行插值拟合，再通过修正调整输出除数的倒数值，使用被除数乘以除数的倒数的方法得到任意范围内的计算结果，且不损失计算精度，实现了高效地计算除法运算的高精度结果。
- 多输入浮点数处理方法、装置、处理器及计算机设备-202111634856.0
- 任子木;李东声 - 腾讯科技（深圳）有限公司
- 2021-12-29 - 2023-07-11 - G06F7/483
- 本申请涉及一种多输入浮点数处理方法、装置、计算机设备和存储介质。所述方法包括：获取与目标任务对应的多个待处理的浮点数，并分别提取每个浮点数中指数部分的指数值和尾数部分的尾数值；依据各浮点数的指数值大小对多个所述浮点数进行排序，基于排序结果从多个具有不同预设位数的移位器中为每个浮点数分别分配对应的移位器；对于每个浮点数，均通过与所述浮点数对应分配的移位器，对相应浮点数的尾数值进行移位处理，得到移位结果；基于各所述移位结果确定与所述目标任务对应的浮点数处理结果。采用本方法能够显著减少硬件资源的开销。
- 用于FP16浮点数据和INT8整型数据运算的混合精度运算器-202110167212.9
- 罗闳訚;何日辉;周志新 - 厦门壹普智慧科技有限公司
- 2021-02-07 - 2023-07-11 - G06F7/483
- 本发明公开了一种用于FP16浮点数据和INT8整型数据运算的混合精度运算器，包括精度转换模块、运算单元、两个输入数据和一个、两个或四个输出数据；输入数据和输出数据采用EM16格式表达，EM16格式表达为16位数，包括FP16浮点表达、INT8整型表达和INT8双整型表达；两个输入数据分别为神经网络计算中的特征数据和参数数据；精度转换模块用于根据外部配置信息执行特征数据的在EM16格式各表达之间的精度转换；运算单元用于根据外部配置信息执行同为FP16浮点数据或同为INT8整型数据的两数据之间加法运算或乘法运算。本发明的混合精度运算器可以在计算过程中混合使用FP16浮点数据和INT8整型数据，使得该混合精度计算可以在神经网络计算任务中既拥有FP16的精度，又可以拥有INT8的速度。
- 一种浮点运算装置及方法-201910239124.8
- 冯春阳;刘刚;张兴革;彭琅;王俊杰;黄晶 - 北京市合芯数字科技有限公司
- 2019-03-27 - 2023-07-07 - G06F7/483
- 本发明公开了一种浮点运算装置及方法，装置包括：功能分类及译码模块接收待处理浮点数及第一控制信号，对第一控制信号进行译码，根据译码结果对待处理浮点数进行拆分，根据拆分后的待处理浮点数生成数据分配信号，根据预设的数据类型生成用于运算选择的第二控制信号；运算处理模块根据数据分配信号及第二控制信号对进行数据检测及运算，生成运算状态标志及运算结果；运算结果输出模块输出待处理浮点数的运算状态标志及运算结果。本发明提供的浮点运算装置输出运算结果的同时也输出运算状态标志，可表征该运算结果的运算状态正常或者异常，使得运算结果更加可靠，采用SRT‑4算法实现对进行浮点除法或平方根运算，迭代速度快，收敛精度高。
- 单精度浮点运算装置-202310166237.6
- 陈松;段飞祥;游宇航;倪小兵;康一 - 中国科学技术大学
- 2023-02-22 - 2023-07-04 - G06F7/483
- 本发明提供一种单精度浮点运算装置，涉及浮点运算技术领域，包括：控制器，用于确定向至少一个处理单元输入的输入信息，其中，输入信息包括输入数据和操作指令；处理单元组，包括多个处理单元，每个处理单元用于根据操作指令对输入数据进行浮点运算，得到结果数据；其中，输入数据包括第一数据和第二数据；分别确定第一数据与第二数据的符号位、阶码位和尾数位；根据第一数据与第二数据的符号位、阶码位和尾数位，得到中间数据的符号位、阶码位和尾数位；对中间数据的符号位、阶码位和尾数位中的至少一个进行规格化处理并组合，得到结果数据。本发明的装置解决了浮点运算精度低，执行指令周期长的技术问题，用于粗粒度可重构阵列的浮点运算。
- 数据提取方法和设备-201710095461.5
- 孙奉祺 - 三星电子株式会社
- 2017-02-22 - 2023-07-04 - G06F7/483
- 一种数据提取方法和设备。所述数据提取设备被配置为基于输入数据和输入数据的补码提取目标值的最右边的位位置，顺序地提取目标值的位位置，并输出提取的位位置。
- 一种测试激励生成方法、测试方法及相关设备-202310213659.4
- 范相东;陈俊;潘于 - 海光信息技术股份有限公司
- 2023-03-07 - 2023-06-09 - G06F7/483
- 本申请实施例提供一种测试激励生成方法、测试方法及相关设备，所述测试激励生成方法包括：获取测试方案，所述测试方案至少包括目标操作数及其对应的目标参数范围，其中，所述目标操作数的数据类型为浮点数类型，所述目标参数范围为浮点数范围；调用参数转换函数，将所述目标参数范围转换为整型约束界限，所述整型约束界限为所述目标参数范围的整型表示；基于所述整型约束界限，产生对应所述目标操作数的随机数；至少基于所述目标操作数的随机数，形成测试激励。本申请实施例能够形成具有验证意义的测试激励，实现精准验证浮点运算单元的运算功能。
- 用于浮点操作的硬件消除监视器-201680072611.4
- N·阿斯塔菲耶夫;E·乌尔德-阿迈德-瓦尔 - 英特尔公司
- 2016-12-02 - 2023-06-06 - G06F7/483
- 在实施例中，处理器包括：多个核，其中至少一个核包括消除监视器单元。消除监视器单元包括电路，用于：检测核中的浮点(FP)指令的执行，其中FP指令的执行使用一组FP输入并且生成FP输出；确定与FP指令的一组FP输入相关联的最大指数值；从最大指数值减去FP输出的指数值以获得指数差；以及响应于确定指数差满足或超过阈值水平，使消除事件计数增加。描述了并要求保护其他实施例。
- 一种并行广义内积重构控制器-201810497969.2
- 李丽;祁鹏展;鲍贤亮;宋文清;李伟;何书专;潘红兵 - 南京大学
- 2018-05-21 - 2023-06-06 - G06F7/483
- 本发明的并行广义内积重构控制器，包括：中间结果计算模块，接收源数据并根据源数据计算中间结果向量
- 一种基于SRAM的有符号数模拟存内计算电路-202310142932.9
- 洪庆辉;方俊杰 - 湖南大学
- 2023-02-21 - 2023-05-30 - G06F7/483
- 本发明属于存内计算领域，特别是指一种基于SRAM的有符号数模拟存内计算电路。本发明包括6T SRAM标准单元0、6T SRAM标准单元1、6T SRAM标准单元2和6T SRAM标准单元3，还包括6T SRAM标准单元4存储的数据为符号位，符号位为0表示正号，符号位为1表示负号；当6T SRAM标准单元4存储的数据为0时，由多个晶体管构成的回路2工作；当6T SRAM标准单元4存储的数据为1时，由多个晶体管构成的回路1工作；有益效果在于，SRAM单元存储的数据可以表示负数，实现外部输入模拟电压信号与有符号整数进行点乘计算。
- 一种Posit浮点数处理器-202010348464.7
- 梁峰;赵科芃;吴斌;张国和;孙齐伟 - 西安交通大学
- 2020-04-27 - 2023-05-30 - G06F7/483
- 本申请提供了一种Posit浮点数处理器，涉及计算机技术领域。为用户提供了满足Posit标准的浮点数处理器。所述Posit浮点数处理器包括：解码电路、运算电路以及编码电路；所述解码电路用于根据CPU的计算指令，获取参与运算的多个目标Posit浮点数，并将所述多个目标Posit浮点数转换为各自对应的补码形式的中间数据；所述中间数据包括多个字段：符号字段、真实指数字段、第一尾数字段以及保护位字段；所述运算电路，用于根据所述计算指令，对接收的所述解码电路输出的多个中间数据进行运算，得到以补码形式的中间数据表示的运算结果；所述编码电路，用于根据所述计算指令中的指定格式，将所述运算结果转换为所述指定格式的Posit浮点数。
- 执行浮点操作的系统和方法-202211466221.9
- 余穗福;严星华 - 三星电子株式会社
- 2022-11-22 - 2023-05-26 - G06F7/483
- 一种执行浮点操作的方法可以包括：获得具有浮点格式的操作数，基于操作数的指数的范围来计算增益，通过将增益应用于操作数来生成具有定点格式的中间值，通过对中间值执行操作来生成具有定点格式的定点结果值，以及将定点结果值变换为具有浮点格式的浮点输出值。
- 专利分类
