[发明专利]一种可重构逻辑门电路及电路的控制方法有效

专利信息
申请号: 202211366929.7 申请日: 2022-11-03
公开(公告)号: CN115425965B 公开(公告)日: 2023-02-17
发明(设计)人: 刘欢;玉虓;于飞;韩根全;刘艳;陈冰 申请(专利权)人: 之江实验室
主分类号: H03K19/20 分类号: H03K19/20;G06F30/34;G06F30/343
代理公司: 北京博思佳知识产权代理有限公司 11415 代理人: 陈蕾
地址: 311121 浙江*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 本说明书公开了一种可重构逻辑门电路及电路的控制方法,可以通过更改第一脉冲的频率、第二脉冲的方向,以及直流电压的大小等电学操作,使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换,从而使得一个逻辑电路可以作为两种不同的逻辑电路使用,进而可以提高硬件资源的利用率,并降低了硬件设备的成本。
搜索关键词: 一种 可重构 逻辑 门电路 电路 控制 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于之江实验室,未经之江实验室许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202211366929.7/,转载请声明来源钻瓜专利网。

同类专利
  • 一种节省面积的存储器数据读取锁存传输电路及控制方法-201811626481.1
  • 汪齐方;陈涛 - 普冉半导体(上海)股份有限公司
  • 2018-12-28 - 2023-10-24 - H03K19/20
  • 本发明是一种节省面积的存储器数据读取锁存传输电路,包含:第一级cache、第二级cache、SA电路、第一传输NMOS管、第二传输NMOS管、数据读出控制电路;第一级cache通过第一传输NMOS管与SA电路连接,第二级cache通过第二传输NMOS管与SA电路连接,且数据读出控制电路与第二级cache连接;SA电路与cell array连接;第一级cache是锁存从cell array读到的数据;第二级cache是为了存储数据,以便在第一级cache读array数据的同时,向外读出数据,且在进行数据对比时,作为参考数据进行比较;第一级cache和第二级cache各设有2个三态反相器,其中至少一个三态反相器的结构是节省面积的三态反相器。
  • 一种三电平数字信号调制电路及调制方法-201910326989.8
  • 张志阳;王岩;张亚娟;刘林;周向红;王毅 - 中国电子科技集团公司第四十三研究所
  • 2019-04-23 - 2023-10-24 - H03K19/20
  • 本发明涉及一种三电平数字信号调制电路及调制方法,包括三路调制控制信号产生电路、电平转换电路和H桥调制电路,所述三路调制控制信号产生电路的三路输入端分别与数据(D)输入信号、时钟信号(CP)、使能(EN)输入信号相连,其三个输出端与电平转换电路的输入端相连;所述电平转换电路的三路输出端与H桥调制电路的输入端相连;H桥调制电路的两路输出端分别外接A线负载和B线负载。本发明通过三路调制控制信号产生电路、电平转换电路和H桥调制电路的分级设计,把普通的串行数据信息(D)调制成三电平数字信号,有利于提高数据传输过程中的抗干扰能力,提升数据传输质量。
  • 安全与门电路和电子设备-202310723876.8
  • 武昊;邓红元;梁浩;耿鹏;刘鲁鹏;朱波;曾重阳;李亨飞;刘龙;张志鹏 - 通号城市轨道交通技术有限公司
  • 2023-06-16 - 2023-10-20 - H03K19/20
  • 本发明提供一种安全与门电路和电子设备。该安全与门电路包括:第一级电路和第二级电路;第一级电路包括第一光耦合器、第一开关模块和第一变压器模块;第二级电路包括第二光耦合器、第二开关模块和第二变压器模块;第一光耦合器的电压输出端与第一开关模块的第一端连接,第一开关模块的第二端与第一变压器模块的输入端连接,第一变压器模块的输出端与第二光耦合器的电压输入端连接;第二光耦合器的电压输出端与第二开关模块的第一端连接,第二开关模块的第二端与第二变压器模块的输入端连接;第一级电路用于在第一开关模块导通的情况下给第二级电路提供电源电压;第二级电路用于在第二开关模块导通或截止的情况下均通过第二变压器模块传输功率。
  • 一种逻辑阈值判断电路及其判断方法-202310769767.X
  • 鲍占营;靳瑞英;鞠建宏 - 江苏帝奥微电子股份有限公司
  • 2023-06-28 - 2023-10-13 - H03K19/20
  • 本发明公开了一种逻辑阈值判断电路及其判断方法,包含VIH VIL可调的SMIT触发器电路、超大迟滞SMIT触发器、第一反相器和第二反相器,超大迟滞SMIT触发器用于调控VIH VIL可调的SMIT触发器电路,第一反相器和第二反相器用于缓冲整形增加驱动能力。本发明可以实现宏观意义上VIL高于VIH的SMIT触发器,且电路运行速度快,逻辑阈值判断点早于传统的SMIT触发器,降低了输入信号高低的判断电压范围,可以用于相比于传统SMIT触发器逻辑高和逻辑低都提前判断的系统环境。
  • 4晶体管双向异或非门CMOS集成电路及使用和连接方法-202110786068.7
  • 靳晓诗;李天宇;刘溪 - 沈阳工业大学
  • 2021-07-12 - 2023-10-13 - H03K19/20
  • 一种4晶体管双向异或非门CMOS集成电路,该电路包含:第一N型MOS晶体管NMOS;第一P型MOS晶体管PMOS;第二N型MOS晶体管NMOS;第二P型MOS晶体管PMOS;信号输入端A;信号输入端B;电源电压VDD;XNOR逻辑门输出端;第一金属导线M;第二金属导线M;第三金属导线M;第四金属导线M;精简化的异或非XNOR逻辑门电路,使集成电路的集成度在同等工艺下进一步提升;在电源电压VDD与XNOR逻辑门输出端对调的情况下依然可以输出异或非逻辑,可实现双向异或非门逻辑传输功能,为拓展集成电路功能设计提供支持。
  • 一种简易型与门逻辑电路-202321369361.4
  • 杨翠云;陈泽杨;姚伟民;高运明;杨燮 - 横店集团得邦照明股份有限公司
  • 2023-05-31 - 2023-10-10 - H03K19/20
  • 本实用新型公开了属于与门逻辑电路技术领域的一种简易型与门逻辑电路,包括公共上拉电阻、输出端子和若干个输入通道单元,其中,若干个输入通道单元的输出端和输出端子的1脚分别与公共上拉电阻的一端连接,公共上拉电阻的另一端与电源正极连接,输出端子的2脚与电源地连接,若干个输入通道单元的输入端分别与对应的输入信号连接。本实用新型当任意输入通道信号为低电平时,输出则为低电平,当所有输入通道信号为高电平时,输出则为高电平,从而实现了与门逻辑控制,具有应用灵活、扩展性强以及经济实用的特点,且电路既简单又能保证工作的稳定性和可靠性。
  • 一种数据总线取反判定方法、电路和设备-202280004948.7
  • 朴相炫;刘荣斌;殷士辉 - 华为技术有限公司
  • 2022-01-26 - 2023-10-03 - H03K19/20
  • 本申请实施例提供了一种数据总线取反判定的方法、电路和设备,所述方法包括:接收N个第一输入信号,N为正整数;根据所述N个第一输入信号得到N个第一电压信号,所述N个第一电压信号与所述N个第一输入信号一一对应;确定所述N个第一电压信号的平均电压值;根据所述平均电压值判定是否对N个第二输入信号进行取反,其中,所述N个第一输入信号与所述N个第二输入信号相同或所述N个第一输入信号是由所述N个第二输入信号得到的。本申请实施例的方法、电路和设备对N个电压信号的平均电压值进行判定,判定结果用于决定是否取反输出,避免了大量使用加法器电路和逻辑电路,从而大大减小电路的面积、延时和功耗。
  • 锁存电路、阵列基板及电泳显示装置-202310602889.X
  • 章凯迪;林柏全;王林志;卢浩天;粟平;席克瑞 - 上海天马微电子有限公司
  • 2023-05-25 - 2023-10-03 - H03K19/20
  • 本发明涉及一种锁存电路、阵列基板及电泳显示装置。锁存电路中,第一反相器的输出端与第二反相器的输入端连接,第二反相器的输出端与第一反相器的输入端电连接,第一反相器的第一电源端和第二反相器的第一电源端均与第一电位信号连接,第一反相器的第二电源端与参考电位信号连接,第二反相器的第二电源端与参考电位信号电连接;第三反相器的输出端与第四反相器的输入端连接,第四反相器的输出端与第三反相器的输入端电连接,第三反相器的第一电源端和第四反相器的第一电源端均与第二电位信号连接,第三反相器的第二电源端与参考电位信号连接,第四反相器的第二电源端与参考电位信号电连接。本发明能够实现对输入信号的快速写入以及长期锁存。
  • 一种基于忆阻器的四变量原码转补码电路-202310835984.4
  • 李蕾;高森;李硕 - 黑龙江大学
  • 2023-07-07 - 2023-09-29 - H03K19/20
  • 一种基于忆阻器的四变量原码转补码电路,涉及原码转补码电路领域。本发明是为了解决解决现有的原码转补码电路运算速度慢、功耗高、版图面积大的问题。本发明所述的一种基于忆阻器的四变量原码转补码电路,所述四变量原码转补码电路的与逻辑和或逻辑分别通过与门忆阻器和或门忆阻器实现。本发明结构简单、运算速度快、功耗低、结构合理、便于实施,能够在数字电路领域中用作计算和存储的研究。
  • 时序控制系统及电子设备-201911239697.7
  • 何振 - 杭州迪普科技股份有限公司
  • 2019-12-06 - 2023-09-26 - H03K19/20
  • 本申请提供一种时序控制系统及电子设备,该系统包括:供电模块、控制模块、储能模块和多个比较模块,其中:控制模块分别连接至储能模块的输入端和供电模块,用于控制供电模块是否向储能模块输出预设电压,以使储能模块的输出端电压逐渐升高或逐渐降低;各比较模块的第一输入端分别连接储能模块的输出端、第二输入端分别接入互不相同的第二输入电压,且各个比较模块在第一输入电压与第二输入电压满足第一预设电压关系的情况下输出第一使能信号、满足第二预设电压关系的情况下输出第二使能信号;该电子设备包含上述系统、多个电源芯片和多个负载器件。本申请的时序控制系统能够完全控制使能信号的时序及间隔,而且通用性较高。
  • 一种译码电路-202320414144.6
  • 李广东 - 北京计算机技术及应用研究所
  • 2023-03-07 - 2023-09-26 - H03K19/20
  • 本实用新型涉及一种译码电路,属于电路设计领域。本实用新型的译码电路包括1个54HCT32器件D5及1个54HCT138器件D7。本实用新型巧妙地利用或门器件及3‑8译码器件的逻辑功能,并以最少器件的设计投入,实现了功能板所有单元电路的译码控制。由于两只器件体积很小,因此,解决了功能板在有限空间内的布局布线问题。本电路还省去了大规模FPGA电路,显著地降低了成本。另外,由于译码电路极其精简,避免了大规模FPGA电路的使用及可能带来的存储单元失效。因此,大大提高了功能板的可靠性。
  • 一种时序逻辑控制电路及电子控制设备-202321235914.7
  • 程传阳 - 研祥智能科技股份有限公司
  • 2023-05-19 - 2023-09-22 - H03K19/20
  • 本申请实施例涉及数字电子控制技术领域,公开了一种时序逻辑控制电路及电子控制设备,该时序逻辑控制电路包括:复位单元、触发单元、触发器、脉冲单元、第一与门、第二与门、第三与门、第四与门和计数单元,使用多个与门连接上述各单元,利用与门的逻辑功能控制电路各单元的工作状态,从而实现时序逻辑控制。通过上述方式,本申请实施例实现了触发信息和时序信息同时控制电路的工作状态,并且电路结构简单,节省了成本。
  • NOT/NOR/NAND逻辑门可重构电路、存算一体芯片及设备-202310660106.3
  • 刘欢;李东亚;于飞;刘艳;韩根全;郝跃 - 西安电子科技大学杭州研究院
  • 2023-06-05 - 2023-09-08 - H03K19/20
  • 本发明公开了一种NOT/NOR/NAND逻辑门可重构电路、存算一体芯片及设备,包括n沟道可移动离子晶体管和上拉电阻R1;所述上拉电阻R1与n沟道可移动离子晶体管串联且n沟道可移动离子晶体管栅极独立设置;所述n沟道可移动离子晶体管的阈值电压为Vt,代表输入A1;所述n沟道可移动离子晶体管的栅极电压为Vin,代表输入A2;A1和A2为串行输入;上拉电阻R1一端连接可移动离子晶体管的漏极,且漏极电压作为输出Vout,上拉电阻R1的另一端接电源电压Vdd,所述n沟道可移动离子晶体管的源极为端口S,所述n沟道可移动离子晶体管的衬底为端口B;本发明可实现低功耗和高带宽信号传输,具有低制造成本,小电路面积和高带宽互连的优势。
  • 半导体器件、电子设备-202210164222.1
  • 李骏康;詹士杰;吴颖;许俊豪;廖恒 - 华为技术有限公司
  • 2022-02-22 - 2023-09-01 - H03K19/20
  • 本申请实施例提供一种半导体器件,和包含有该半导体器件的电子设备。涉及逻辑门电路工艺技术领域。主要提供可以简化互连工艺的逻辑门电路。该半导体器件包括衬底和形成在衬底上的第一逻辑门电路,第一逻辑门电路具有:输入端和共轭输入端,以及,输出端和共轭输出端;输入端、共轭输入端、输出端和共轭输出端形成在同一层结构内,输入端和共轭输入端沿第一直线排布;输出端和共轭输出端沿与第一直线相交的第二直线排布,比如,第一直线与第二直线相垂直;且输入端和共轭输入端设置在第二直线的两侧,输出端和共轭输出端设置在第一直线的两侧。通过单极型的、共轭的、中心对称布设的结构,简化互连工艺。
  • BG启动电路及射频芯片-202310976220.7
  • 李鹏浩;郭嘉帅 - 深圳飞骧科技股份有限公司
  • 2023-08-04 - 2023-09-01 - H03K19/20
  • 本发明涉及电子技术领域,本发明公开了一种BG启动电路及射频芯片,BG启动电路包括信号输入端、启动电路、BG主体电路以及信号输出端,启动电路包括依次电连接的反相器链路、偏置支路、电容充电支路、启动检测支路以及电流注入支路;信号输入端用于连接整个电路的使能信号;反相器链路的输入端分别输出第一反向信号和第二反向信号;偏置支路的输出端输出偏置电压;电容充电支路输出充电信号;启动检测支路输出电压检测信号;电流注入支路的输入端将电压检测信号转换成电流信号;BG主体电路分别接收电流信号和第二反向信号实现电路启动。本发明的BG启动电路结构简单,功耗低,可靠性好。
  • 根据标准商业化可编程逻辑半导体IC芯片的逻辑驱动器-201810898044.9
  • 林茂雄;李进源 - 成真股份有限公司
  • 2018-08-08 - 2023-08-29 - H03K19/20
  • 一芯片封装结构包括一中介载板包括一硅基板、多个金属栓塞穿过该硅基板、一第一交互连接线金属层位在该硅基板上,一第二交互连接线金属层位在该硅基板上,及一绝缘介电层位在该硅基板上且位在该第一交互连接线金属层与该第二交互连接线金属层之间;一现场可编程门极阵列(FPGA)集成电路(IC)芯片位在该中介载板上;多个第一金属凸块位在该中介载板与该FPGA IC芯片之间;一第一底部填充材料位在该中介载板与该FPGA IC芯片之间,其中该第一底部填充材料包覆该第一金属凸块;一非易失性存储器(NVM)IC集成电路(IC)芯片位在该中介载板上;多个第二金属凸块位在该中介载板与该NVM IC芯片之间;以及一第二底部填充材料位在该中介载板与该NVM IC芯片之间,其中该第二底部填充材料包覆该第二金属凸块。
  • 一种QCA电路及QCA电路中信号线交叉的方法-202310220440.7
  • 杨展悌 - 上海芯联芯智能科技有限公司
  • 2023-03-09 - 2023-08-25 - H03K19/20
  • 本发明实施例涉及一种QCA电路及QCA电路中信号线交叉的方法。包括:分别由至少一个QCA单元构成的第一信号线、第二信号线、第三信号线、第四信号线和信号交叉逻辑电路;第一信号线和第二信号线在信号交叉逻辑电路的输入端的位置关系与第三信号线和第四信号线在信号交叉逻辑电路的输出端的位置关系相同;第一信号线用于将第一逻辑状态输入信号交叉逻辑电路;第二信号线用于将第二逻辑状态输入信号交叉逻辑电路;信号交叉逻辑电路用于根据第一逻辑状态和第二逻辑状态输出第二逻辑状态至第三信号线,输出第一逻辑状态至第四信号线。无需在不同的层之间构建通路,而是通过逻辑状态的交换,实现了与信号线交叉同样的效果。
  • 一种应用于逻辑芯片的补偿电路以及一种时序补偿方法-202110547699.3
  • 黄锐;汪再金;刘洋 - 湖南国科微电子股份有限公司
  • 2021-05-19 - 2023-08-22 - H03K19/20
  • 本申请公开了一种应用于逻辑芯片的补偿电路,包括:与逻辑芯片相连的计数器、时钟触发器、第一多路选择器和振荡环;其中,时钟触发器的输出端与第一多路选择器的输入端相连,第一多路选择器的控制端与计数器的输出端相连,第一多路选择器的输出端与计数器的控制端相连,振荡环的输出端与计数器的输入端相连。显然,由于该补偿电路只需要根据计数器的计数值即可达到对逻辑芯片的采样时序进行补偿的目的,所以,通过此种设置方式就可以显著降低在对逻辑芯片采样时序进行补偿时的复杂度。
  • 新型簇发振荡的非光滑忆阻电路-202310565171.8
  • 陈亮;黄卫;纪新年;李勇;段昱同 - 国家电网有限公司;国网重庆市电力公司永川供电分公司
  • 2023-05-18 - 2023-08-18 - H03K19/20
  • 本发明公开了一种新型簇发振荡的非光滑忆阻电路,包括输出Vx信号的第一通道电路、输出Vy信号的第二通道电路、输出Vz信号的第三通道电路、乘法器A1‑A5;通过在忆阻型Ruck系统中引入非光滑控制项与外部周期慢激励,构成了一个3D快慢两时间尺度的忆阻型非光滑电路,调节外部激励幅值,能够表现出三种不同机理的新型簇发振荡模式,包括:对称式“折叠‑滑动分岔”诱发的簇发振荡行为、对称式“折叠‑滑动‑延迟超临界Hopf分岔”诱发的簇发振荡行为以及对称式“折叠‑滑动‑延迟超临界Hopf分岔‑穿越分岔”诱发的簇发振荡行为。该非光滑忆阻电路不仅丰富了簇发振荡的路径,而且为非光滑忆阻型电路的潜在应用提供理论支撑。
  • 与门保护电路-202310591716.2
  • 刘志宇;张源钰;鲁海洋;徐宏 - 杭州堃博生物科技有限公司
  • 2023-05-22 - 2023-08-15 - H03K19/20
  • 本申请公开了一种与门保护电路。其中,该与门保护电路包括:逻辑非运算模块,包括:反相器与第一组与门,其中,第一组与门的两组输入端,分别连接至控制器的控制信号输出端和控制器的选通信号输出端;控制模块,包括:第二组与门,第二组与门中各个与门的输入端连接至第一组与门各个与门的输出端,第二组与门中与门的输入端与第一组与门中与门的输出端一一对应,第二组与门中各个与门的输出端分别连接至场效应管。本申请解决了由于在相关电路设计中,MOS晶体管通过控制器进行控制,但当控制器的传输信号发生错误或信号延时造成的MOS晶体管在正负电压下同时工作,导致电路短路的技术问题。
  • 用于反相器的电路和上拉/下拉电路-202310030086.1
  • 帕斯卡·卡迈勒·阿布达;巴德尔·贡杜兹;希巴·梅迪欧尼 - 恩智浦美国有限公司
  • 2023-01-09 - 2023-08-11 - H03K19/20
  • 公开一种电路,包括:反相器,其包括第一和第二反相器晶体管,所述第一和第二反相器晶体管各自具有:共同连接到驱动节点的栅极端、连接到相应第一和第二电压轨的源极端以及连接到共同第一电阻器的漏极端,其中反相器输出节点连接在所述第一电阻器与所述晶体管中的短路晶体管的所述漏极端之间;系结晶体管,其连接在所述驱动节点与所述电压轨之间,所述短路晶体管连接到所述电压轨;偏置电路,其连接到所述系结晶体管的控制端,并且被配置成由本地驱动信号控制且响应于所述驱动信号具有第一状态而将所述系结晶体管控制端偏置到某一电压,以使得所述系结晶体管系结相关电压轨的所述驱动节点;以及用于提供所述本地驱动信号的电路。
  • 低抖动数字隔离器电路及包括其的数字隔离器-202010034512.5
  • 陈奇辉;龚晓寒;盛云 - 苏州纳芯微电子股份有限公司
  • 2020-01-14 - 2023-08-11 - H03K19/20
  • 本发明提供了一种低抖动数字隔离器电路及包括其的数字隔离器,数字隔离器电路包括信号发送模块、信号接收模块及连接信号发送模块和信号接收模块之间的隔离通道,信号发送模块上设置有信号输入端,信号接收模块上设置有信号输出端;信号发送模块包括依次连接的复位电路、振荡器及发送电路,所述复位电路与所述信号输入端相连接,发送电路与隔离通道相连接;信号接收模块包括接收电路,接收电路与隔离通道相连接。本发明中在实现直流信号和交流信号传输的同时,还可以通过复位电路实现输入信号、振荡器时钟信号之间相位同步,减小信号抖动。因而,最后的输出信号和输入信号之间也相位同步,信号传输更加稳定,隔离效果更好。另外,由于只采用了一个数字隔离通道,减小了数字隔离器电路的面积和成本。
  • 逻辑门电路、电子设备以及消除信号毛刺的方法-202210102729.4
  • 王英;王安;李露曦;刘敏杰 - 联芸科技(杭州)股份有限公司
  • 2022-01-27 - 2023-08-08 - H03K19/20
  • 本申请公开了一种逻辑门电路、电子设备以及消除信号毛刺的方法。所述逻辑门电路包括:第一电子器件、第二电子器件、第三电子器件和逻辑门装置;所述逻辑门装置包括:逻辑门本体,与所述逻辑门本体相连接的四个输入引脚:第一引脚、第二引脚、第三引脚、第四引脚,以及与所述逻辑门本体相连接的输出引脚:第五引脚;其中,所述第三引脚和所述第四引脚并连,所述第一引脚与所述第一电子器件的输出端相连接,所述第二引脚与所述第二电子器件的输出端相连接,所述第五引脚与所述第三电子器件的输入端相连接;所述四个输入引脚与所述输出引脚相互配合,以消除所述第五引脚输出的信号中的毛刺。
  • 一种栅电压及衬底电压跟随CMOS三态门电路-202110736833.4
  • 邹林均;任罗伟;徐晟阳 - 无锡中微爱芯电子有限公司
  • 2021-06-30 - 2023-08-08 - H03K19/20
  • 本发明公开了一种栅电压及衬底电压跟随CMOS三态门电路;包括总线PAD,所述总线PAD上电性连接有P1管和N1管,所述P1管上连接有P2管,所述P1管的一端电性连接有传输门TG,所述传输门TG和所述N1管的一端电性连接有与非门和或非门,所述与非门和所述或非门的一侧电性连接有反相器,所述反相器上电性连接有N2管,所述N2管的一端电性连接有P3管,所述P3管的另一侧电性连接有P4管,所述P4管的一侧电性连接有P5管;本发明的电路上电时具有三态门功能;解决传统CMOS三态门在混合电压环境下应用及局部掉电应用下,存在电流泄露情况的问题。
  • 基于FPGA的低开销三态PUF电路及配置方法-202310470048.8
  • 贺章擎;黄紫山;朱昕蕊;张寅 - 湖北工业大学
  • 2023-04-27 - 2023-08-04 - H03K19/20
  • 本发明公开了基于FPGA的低开销三态PUF电路及配置方法,包括:第一输入端相连的两或门,PUF单元和信号处理单元;PUF单元包括若干级联单元顺次连接构成的总链路,级联单元包括异或门子单元和多路选择器子单元;异或门子单元用来根据第一输入端接收的第一激励信号配置为反相器或延迟线,以及用来根据第二输入端接收的2比特第二激励信号配置两路信号的延迟路径;多路选择器子单元用来根据接收的第三激励信号选择两路信号的传输路径;PUF单元用来根据激励信号切换工作模式;信号处理单元用来在当前工作模式下根据PUF单元的输出获取响应。本发明可增强抗建模攻击能力和激励响应空间,可提高可配置性,可降低资源开销。
  • 一种有效抑制开关漏电的低功耗触发器-202111153947.2
  • 王梓淇;雷晓;黄少卿;肖培磊;连瑞 - 中国电子科技集团公司第五十八研究所
  • 2021-09-29 - 2023-08-01 - H03K19/20
  • 本发明公开一种有效抑制开关漏电的低功耗触发器,属于数字电路领域,包括两个一致的逻辑单元逻辑A110和逻辑B120。逻辑A110中两对对偶连接MOS管交替导通产生高低电平,通过控制两列串联NMOS管的导通与关断产生第一个90°相移;所述逻辑A110的状态输出驱动下一个逻辑B120,完成前半周期触发状态;逻辑B120中两对对偶连接MOS管交替导通产生高低电平,通过控制两列串联NMOS管的导通与关断产生第二个90°相移,输出触发逻辑状态,并反馈至所述逻辑A110,完成后半周期的触发状态;至此两次90°相移叠加,完成180°整周期的下降沿触发,完成信号二分频。这种触发器内部逻辑对称,电平转换速度快,可以有效抑制开关漏电。
  • 一种逻辑电路及其实现方法及电子设备-202310495520.3
  • 李中华;袁欣欣;苏康 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-04-27 - 2023-07-28 - H03K19/20
  • 本发明涉及电学技术领域,并具体公开了一种逻辑电路及其实现方法及电子设备,逻辑电路包括第一晶体管非门电路、第二晶体管非门电路、第三晶体管非门电路、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第五忆阻器、第六忆阻器,基于第一晶体管非门电路、第二晶体管非门电路、第三晶体管非门电路、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第五忆阻器和第六忆阻器之间的连接关系实现了异或功能。本发明的方案,通过将忆阻器与晶体管相结合,实现了逻辑电路的异或逻辑功能,与基于CMOS晶体管的逻辑电路相比,大大减少了占用面积和功耗。
  • 一种实用的施密特输入逻辑三态门超低功耗看门狗电路-202320396678.0
  • 王京先 - 青岛京先仪表有限公司
  • 2023-03-06 - 2023-07-28 - H03K19/20
  • 一种实用的施密特输入逻辑三态门超低功耗看门狗电路,属于看门狗电路技术领域。技术方案:电容C1分别连接电阻R1的一端和缓冲器U1输入端A;电阻R1的另一端分别接地和连接缓冲器U1输入端B;缓冲器U1输出端Y分别连接缓冲器U2输入端A、电容C2的一端,电阻R2的一端;缓冲器U2输入端B接地;缓冲器U2输出端Y连接电阻R2的另一端、电阻R3的一端、电阻R4一端、电容C3的一端;电容C2的另一端接地;电容C3的另一端接地;电阻R3的另一端接直流电源。有益效果:本实用新型所述的实用的施密特输入逻辑三态门超低功耗看门狗电路平均功耗电流可小于0.2微安;具有电路简单、使用元件数量少、当没有喂狗信号时能够反复复位、超低功耗的特点。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top