[发明专利]一种存内计算电路、存内线性插值计算电路及芯片在审
| 申请号： | 202211348170.X | 申请日： | 2022-10-31 |
| 公开（公告）号： | CN115841832A | 公开（公告）日： | 2023-03-24 |
| 发明（设计）人： | 蔺智挺;刘云炜 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | G11C11/408 | 分类号： | G11C11/408;G11C11/4097;G11C11/40;G11C11/4091;G06F7/503 |
| 代理公司： | 合肥市泽信专利代理事务所(普通合伙) 34144 | 代理人： | 方荣肖 |
| 地址： | 230601 安徽省*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明涉及存内计算技术领域，特别是涉及一种存内计算电路、存内线性插值计算电路及芯片。该存内计算电路由16个存储单元构成的4×4存储阵列，以及移位计算单元。每行存储单元连接在一条字线上，四行存储单元自上而下依次连接在字线WL |
||
| 搜索关键词： | 一种 计算 电路 线性插值 芯片 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211348170.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种内容可寻址存储器-202222166453.4
- 耿志远;陈惕生 - 本征信息技术（苏州）有限公司
- 2022-08-18 - 2023-10-20 - G11C11/408
- 本实用新型提供了一种内容可寻址存储器。所述内容可寻址存储器包括写控制电路、存储单元阵列和寻址控制电路，其特征在于，所述存储单元阵列中的存储单元为锁存器，同一数据对应的多个所述存储单元组成存储单元字线，所述存储单元的写数据端口连接至所述存储单元字线的写数据端口的不同比特，所述存储单元的写有效端口连接至所述存储单元字线的写有效端口，所述存储单元的查找数据端口连接至所述存储单元字线的查找数据端口的不同比特，所述存储单元的读数据端口连接至所述存储单元字线的读数据端口的不同比特，所述存储单元的数据匹配端口连接至一与门的不同输入端口，所述与门的输出端口连接至所述存储单元字线的数据匹配端口。
- 存储器驱动器、存储器系统和操作方法-202310495268.6
- 田村元树;薮内诚 - 台湾积体电路制造股份有限公司
- 2023-05-05 - 2023-10-13 - G11C11/408
- 本发明的实施例提供了一种存储器驱动器、存储系统和操作方法。存储器驱动器包括字线驱动电路、参考电路和偏置电路。字线驱动电路与字线连接，并且被配置为根据输入信号有选择地从参考节点向字线提供参考电压。参考电路具有连接至参考节点的电容器。参考电路被配置为在电容器上存储参考电压，并且在参考电压由字线驱动电路从参考节点提供至字线时，将参考电压从第一电压电平降低到第二电压电平。连接至参考节点的偏置电路，被配置为通过第二电压电平调节参考节点的参考电压。
- DRAM存储单元电路及DRAM存储器-202320371816.X
- 汪令飞;卢年端;王桂磊;赵超;李泠 - 北京超弦存储器研究院;中国科学院微电子研究所
- 2023-02-28 - 2023-10-03 - G11C11/408
- 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
- 相位电荷共享-201911253176.7
- J·S·雷赫迈耶;G·B·雷德;D·M·贝尔;M·H·盖格;A·D·韦切斯 - 美光科技公司
- 2019-12-09 - 2023-09-29 - G11C11/408
- 本申请涉及相位电荷共享。描述用于相位电荷共享的方法、系统和装置。在一些存储器系统或存储器装置中，一或多个解码器可用于偏置存储器裸片的存取线。所述解码器可经由短接装置在所述解码器的第一导电线与所述解码器的第二导电线之间传送电压或电流。传送所述电压或电流可作为操作(例如，激活或预充电操作)的一部分或与所述操作结合执行以存取所述存储器裸片的一或多个存储器单元。在一些实例中，所述解码器可经由短接装置在解码器的相关联于第一刷新活动的第一导电线与所述解码器的相关联于第二刷新活动的第二导电线之间传送电压或电流。
- 半导体存储器装置和操作半导体存储器装置的方法-202211639221.4
- 赵胜晛;金荣柱;金荣华;宋侑贞;吴凛 - 三星电子株式会社
- 2022-12-19 - 2023-09-12 - G11C11/408
- 提供半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列、行解码器和时序/电压控制电路。存储器单元阵列通过一个或多个行块标识位被划分为多个行块，并且所述多个行块中的每个包括在第一方向上布置的子阵列块。行地址包括所述一个或多个行块标识位。行解码器响应于行地址来激活结合到第一存储器单元的第一字线，激活结合到第二存储器单元的第二字线，并且输出行块信息信号。时序/电压控制电路基于行块信息信号根据在与第一方向交叉的第二方向上距参考位置的距离来调整对第一存储器单元和第二存储器单元进行的存储器操作的操作区间和操作电压中的至少一个。
- 一种嵌入式动态随机存储器增益单元及其操作方法-202010832159.5
- 孙亚男;蒋家琛;刘维祎;王琴;毛志刚 - 上海交通大学
- 2020-08-18 - 2023-09-01 - G11C11/408
- 本发明提供例了一种嵌入式动态随机存储器增益单元及其操作方法，增益单元包括写传输晶体管，第一读传输晶体管、第二读传输晶体管和写耦合晶体管，以及写字线、写位线、读字线、读位线、写耦合控制线；写传输晶体管的栅极连接写字线；第二读传输晶体管的栅极连接电荷存储节点，源极或漏极中的一极连接固定电位；写耦合晶体管的源极与漏极连接写耦合控制线，写耦合晶体管的栅极连接电荷存储节点。增益单元增大了存储节点的等效寄生电容；在写操作时，偏向性的增强关键数据的强度，而不破坏非关键数据的强度，在相同的电源电压下，写入的0和1具有更大的电压差；具有高数据保持时间及低刷新频率的特点。
- 读取等待时间计数器延迟反馈方法、延迟反馈存储结构-202310423019.6
- 亚历山大;赵君鹏 - 浙江力积存储科技有限公司
- 2023-04-20 - 2023-08-25 - G11C11/408
- 本发明公开了一种读取等待时间计数器延迟反馈方法和据此方法的延迟反馈存储结构，该方法和结构用于实现指令缓存器输入指针和输出指针之间延迟时间的反馈，所述方法包括：配置一编码电路的步骤，该编码电路被配置为：由输出时钟信号触发循环计数，包含多路输出，以及，通过编码电路的各路输出将输出指针编码后输出；对编码电路的各路输出分别按照延迟时间进行延迟的步骤；配置至少一路译码电路的步骤，该译码电路被配置为：将所述编码电路经延迟后的各路输出按照预设顺次组合以形成所述输入指针，根据此方法和结构，能够减少输入输出指针间延迟线数量，节省芯片版图设计面积，优化读取等待时间计数器实现方法。
- 存储器单元、利用该存储器单元实施的查找表及方法-202310065275.2
- V·P·戈皮纳特;P·帕尔瓦兰德 - 格芯（美国）集成电路科技有限公司
- 2023-01-13 - 2023-08-18 - G11C11/408
- 本文涉及存储器单元、利用该存储器单元实施的查找表及方法，其揭示基于阈值电压可编程场效应晶体管的存储器单元，包括在两条电压源线间串联连接的第一晶体管及第二晶体管(其具有基于电场的可编程阈值电压)。晶体管的栅极与不同的字线连接，且感测节点位于两个晶体管间的接合处。在优选实施例中，第一晶体管是PFET，且第二晶体管是NFET。通过在字线及电压源线上的电压脉冲的特定组合实现不同的操作模式(例如，写入0或1及读取)。与传统的存储器单元相比，存储器单元是非易失性的、呈现较低的泄漏，并具有较小的覆盖区。本文还揭示包含多个基于阈值电压可编程场效应晶体管的存储器单元的查找表及相关方法。
- 半导体器件-201910212223.7
- 金雄来 - 爱思开海力士有限公司
- 2019-03-20 - 2023-08-18 - G11C11/408
- 一种半导体器件包括移位写入信号发生电路、移位地址发生电路和存储体地址锁存电路。移位写入信号发生电路被配置为基于模式信号来将写入信号移位，以产生移位写入信号。移位地址发生电路被配置为基于模式信号来将内部地址移位，以产生移位内部地址。存储体地址锁存电路被配置为基于写入信号来锁存和储存内部地址，被配置为基于移位写入信号来锁存和储存移位内部地址，并且被配置为从所储存的内部地址和移位内部地址的所储存的地址产生写入存储体地址。
- 一种基于DRAM的矩阵转置运算装置-202310297958.0
- 潘红兵;傅高鸣;宋年华;王宇宣;彭成磊 - 南京大学
- 2023-03-24 - 2023-07-21 - G11C11/408
- 本发明公开了一种基于DRAM的矩阵转置运算装置，属于超大规模集成电路以及DRAM领域。本发明的装置，包括DAC阵列、DRAM阵列、输入地址译码单元、输出地址译码单元、ADC阵列。DAC阵列将所需转置的矩阵的列向量的数字信号转化成模拟信号，DAC配合输入地址译码器，将所需转置的矩阵的列向量依次写入DRAM阵列的列方向，当完整的矩阵写入DRAM阵列后，ADC阵列将DRAM阵列中存储的所需转置的矩阵的行向量模拟信号转化成数字信号，ADC阵列配合输出地址译码器，从DRAM阵列行方向将矩阵的行向量依次读出，从而实现了矩阵的转置。本发明装置可以显著降低硬件架构的面积、功耗以及计算延时开销。
- 适用于随机存储器的字线驱动电路及随机存储器-202210010330.3
- 侯志彬;吴苗苗 - 西安格易安创集成电路有限公司
- 2022-01-06 - 2023-07-18 - G11C11/408
- 本申请公开了适用于随机存储器的字线驱动电路及随机存储器，该字线驱动电路，包括：第一电压产生模块，用于产生第一电压，其中，第一电压为字线的预定驱动电压；第二电压产生模块，用于产生第二电压，其中，第二电压大于第一电压；第一选择器，连接第一电压产生模块和第二电压产生模块，并接收控制信号，以基于控制信号而在第一时间段输出第二电压驱动字线，从而使字线上的电压到达导通稳定电压；并在第一时间段后的第二时间段输出第一电压驱动字线，以维持字线的导通。通过上述方式，能够加快字线的建立，减小随机存储器进行数据读取的时间，提高随机存储器工作速度。
- 主字线驱动器-202310032363.2
- J·施雷克 - 美光科技公司
- 2023-01-10 - 2023-07-14 - G11C11/408
- 本公开涉及主字线驱动器。在一些实例中，主字线驱动器可包含晶体管，所述晶体管通过信号至少部分地基于行地址在接通状态与高电阻状态之间驱动。在两个状态中，所述晶体管都可将主字线维持在不活动状态中。当处于所述高电阻状态时，所述晶体管可由将所述主字线驱动到活动状态的解码器越控。在一些实例中，主字线驱动器可包含维持在高电阻状态中的晶体管，所述晶体管与可通过信号至少部分地基于行地址在接通状态与断开状态之间驱动的另一晶体管并联耦合。当所述另一晶体管处于所述断开状态时，所述高电阻状态晶体管可由将主字线驱动到活动状态的解码器越控。
- 存储器装置布局-202211083619.4
- H·加达姆塞蒂;J·A·瓦恩加德 - 美光科技公司
- 2022-09-06 - 2023-07-11 - G11C11/408
- 本申请涉及存储器装置布局。一种存储器装置包含存储器分区。所述存储器分区包含：存储器区，其包括耦合到所述存储器区的字线的存储器元件；感测放大器区，其包括耦合到所述存储器元件以感测所述存储器元件的数据状态的感测放大器；子字线区，其耦合到所述存储器区的所述字线；以及微隙区，其安置于所述子字线区与所述感测放大器区的相交处。所述微隙包含第一多个晶体管，所述第一多个晶体管在至少一个方向上跨所述微隙区具有与所述感测放大器区的第二多个晶体管连续的布局。
- 一种随机存储器及其位线处理电路-202111672140.X
- 王美锋;王锦楠 - 兆易创新科技集团股份有限公司
- 2021-12-31 - 2023-07-11 - G11C11/408
- 本申请公开了一种随机存储器，该随机存储器包括：存储阵列，包括多条字线、多对互补位线和多个存储单元，列选择电路，包括多个列选通模块，其中，每个列选通模块分别连接一对互补位线对，以基于对应的列选择信号而决定当前互补位线对是否与连接的互补输入输出线对选通；其中，所述列选择信号包括第一列选择信号和第二列选择信号，其中，所述第一列选择信号为正常导通时间的列选择信号，所述第二列选择信号为延长导通时间的列选择信号；当所述随机存储器执行的当前写操作是最后一笔读写操作时，执行所述当前写操作对应的当前列选通模块接收的列选择信号为延长导通时间的第二列选择信号。通过上述方式，能够提高数据读写的速度。
- 一种随机存储器及其位线处理电路-202111666020.9
- 王美锋;支凡 - 兆易创新科技集团股份有限公司
- 2021-12-31 - 2023-07-11 - G11C11/408
- 本申请公开了一种随机存储器及其位线处理电路，该位线处理电路包括：初始化模块，在预充电阶段，初始化模块用于将目标位线和互补位线充电至初始化电位；灵敏放大模块，包括：第一反相单元，在存储单元开启时，目标位线电压从初始化电位发生偏移，第一反相单元基于偏移的目标位线电压翻转，将互补位线电压拉至第一逻辑的强电位；第二反相单元，在互补位线电压被拉至第一逻辑的强电位时，第二反相单元基于互补位线电压翻转，将目标位线电压拉至第二逻辑的强电位；其中，初始化电位为第一反相单元和第二反相单元的翻转临界点电位。通过上述方式，能够提高灵敏放大模块的识别精度。
- DRAM存储单元电路及DRAM存储器-202310179260.9
- 汪令飞;卢年端;王桂磊;赵超;李泠 - 北京超弦存储器研究院;中国科学院微电子研究所
- 2023-02-28 - 2023-06-30 - G11C11/408
- 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
- 多电平感测电路及包括其的半导体存储器件-202310166882.8
- 元炯植;金台勋 - 爱思开海力士有限公司
- 2018-08-14 - 2023-06-23 - G11C11/408
- 本发明提供一种多电平感测电路及包括其的半导体存储器件。一种用于多电平存储器件的多电平感测电路，其被配置为识别多于两个的不同电压。多电平电压感测电路可以包括预充电控制器，所述预充电控制器被配置为在感测模式期间响应于均衡信号以位线预充电电压电平将一对位线预充电。多电平电压感测电路可以包括读取控制器，所述读取控制器被配置为在感测操作期间响应于读取控制信号将所述一对位线的电压保持在位线预充电电压电平。多电平电压感测电路可以包括感测放大器，所述感测放大器被配置为在感测模式期间产生所述一对位线的数据。多电平电压检测电路可以包括电压传感器，所述电压传感器被配置为通过比较位线电压与参考电压来产生均衡信号。
- DRAM存储单元、多位存储方法、电子设备-202310234241.1
- 殷华湘;罗杰;许高博;宋智雨 - 北京超弦存储器研究院;中国科学院微电子研究所
- 2023-03-06 - 2023-06-23 - G11C11/408
- 本发明涉及一种无电容多位存储的DRAM存储单元、多位存储方法、电子设备，所述DRAM存储单元包括写入晶体管和n个读取晶体管，n≥2；n个读取晶体管的阈值电压互不相同，所述n个读取晶体管的第二栅极并联耦合至所述第一源极；每个读取晶体管包括：第二氧化物半导体沟道；第二漏极，分别耦合至不同的第二位线；以及第二源极，分别耦合至不同的第二字线。本发明通过在存储节点处引入多个栅极并联的读取晶体管，使存储节点可以实现多位信息存储。
- 存储块以及存储器-202010237983.6
- 尚为兵;李红文 - 长鑫存储技术有限公司
- 2020-03-30 - 2023-06-16 - G11C11/408
- 本发明涉及一种存储块以及存储器，存储块包括至少一个存储模块，每一存储模块包括读写控制电路、列译码电路以及若干个存储阵列，若干个存储阵列划分为第一单元以及第二单元；第一译码选择信号线，电连接所述列译码电路以及第一单元内的所述存储阵列；第二译码选择信号线，电连接列译码电路以及第二单元内的所述存储阵列；第一数据信号线，用于电连接读写控制电路以及第一单元内的所述存储阵列；第二数据信号线，用于电连接读写控制电路以及所述第二单元内的所述存储阵列。本发明实施例的存储块具有功耗低的优势。
- 存储地址转换-201780072373.1
- 尼科斯·尼古拉里斯;安德烈亚斯·拉尔斯·桑德伯格;普拉卡什·S·拉姆拉希亚尼;斯蒂芬·迪斯特尔霍斯特 - ARM有限公司
- 2017-11-29 - 2023-06-16 - G11C11/408
- 存储地址转换装置包括页表访问电路，用于访问页表以获取转换数据，该转换数据定义初始存储地址空间中的初始存储地址与输出地址空间中的对应输出存储地址之间的地址转换；转换数据缓冲器，用于针对初始地址空间的子集存储转换数据的一个或多个实例；所述转换数据缓冲器包括：按行和列布置的存储位置阵列；行缓冲器，包括多个条目，每个条目用于存储来自阵列的行的相应部分的信息；以及比较电路，响应于至少取决于初始存储地址的键值，将该键值与行缓冲器的至少一个键条目中的每一个中所存储的信息进行比较，每个键条目具有用于存储至少对应的输出存储地址的表示的相关联的值条目，并识别至少一个键条目中的哪一个(如果有的话)是存储与该键值匹配的信息的匹配键条目；以及输出电路，用于在存在匹配键条目时，至少输出与匹配键条目相关联的值条目中的输出存储地址的表示。
- 存储字线的激活次数的存储器设备-202211490776.7
- 赵诚珍 - 三星电子株式会社
- 2022-11-25 - 2023-06-13 - G11C11/408
- 存储器设备，包括：存储器组阵列，该存储器组阵列包括第一边缘存储器块、第二边缘存储器块和放置在第一边缘存储器块和第二边缘存储器块之间的多个存储器块；多个读出放大器，位于多个存储器块之间，并且连接多个读出放大器的每一个的一侧上的存储器块的第一位线和多个读出放大器的每一个的另一侧上的存储器块的第一互补位线；第一边缘读出放大器，连接到第一边缘存储器块的第二位线和第二互补位线；和第二边缘读出放大器，连接到第二边缘存储器块的第三位线和第三互补位线。
- 字线处的具有共同晶体管的存储器子字驱动器电路-202180052009.5
- 宫武伸一 - 美光科技公司
- 2021-08-26 - 2023-06-06 - G11C11/408
- 本发明公开具有共同晶体管的存储器子字驱动器电路。在一些实例中，存储器装置的子字驱动器块包含多个子字驱动器，其各自具有经配置以耦合到耦合到多个存储器单元的字线的输出。所述多个子字驱动器中的第一子字驱动器及第二子字驱动器的所述输出耦合到共同晶体管及共同字驱动器线，其中所述第一子字驱动器及所述第二子字驱动器分别耦合到第一主字线及第二主字线。在此配置中，所述第一及第二子字驱动器以级联连接耦合，使得响应于有效第一主字线及非有效共同字驱动器线，经由所述共同晶体管将非有效电势从所述第二子字驱动器提供到所述第一子字驱动器。
- 存储器和存储系统及存储器和存储系统的操作方法-202210863398.6
- 郑喆文;金雄来 - 爱思开海力士有限公司
- 2022-07-20 - 2023-05-26 - G11C11/408
- 本公开涉及存储器和存储系统及其操作方法。一种用于操作存储系统的方法，包括：通过存储器控制器收集关于通过存储器控制器确定为存储器中的被行锤攻击的行的信息；通过存储器收集关于通过存储器确定为被行锤攻击的行的信息；通过存储器确认通过存储器控制器收集的行与通过存储器收集的行相同；以及响应于确认，通过存储器重置关于与通过存储器控制器收集的行相同的通过存储器收集的行的信息。
- 存储器及其访问方法、电子设备-202210804195.X
- 朱正勇;康卜文;巫谢帅;赵超 - 北京超弦存储器研究院
- 2022-07-07 - 2023-05-23 - G11C11/408
- 本申请实施例提供了一种存储器及其访问方法、电子设备。该存储器包括至少一个存储阵列、至少一个控制电路、若干用于读操作的读字线和读位线；存储阵列包括若干阵列排布的存储单元，存储单元包括第一晶体管和第二晶体管；控制电路与读字线和读位线连接；在预处理阶段，将第一电压传输至读位线；以及控制电路被配置为在预处理阶段，将第一电压传输至读字线；在读取感应阶段，将第二电压传输至存储单元连接的读字线。本申请提供的存储器能够将数据可靠的读出，同时能够避免或者有效降低串扰。
- 具有提高的延迟的存储器器件及其操作方法-201710328898.9
- 车秀镐;金灿景;朴晟喆;崔光哲 - 三星电子株式会社
- 2017-05-11 - 2023-05-23 - G11C11/408
- 本发明公开了一种存储器器件，其包括连接到字线和第一位线的第一存储器单元，连接到所述字线和第二位线的第二存储器单元，被配置为选择字线的行解码器，以及列解码器。所述行解码器和所述第一存储器单元之间的第一距离比所述行解码器和所述第二存储器单元之间的第二距离短。所述列解码器基于当第一存储器单元被激活的时间点来选择第一位线。
- 存储器子字驱动器布局-202180052892.8
- 白子剛史;横道政宏;李奎锡;黄祥珉 - 美光科技公司
- 2021-08-26 - 2023-05-12 - G11C11/408
- 在一些实例中，存储器装置的子字驱动器块包含第一类型的多个作用区及邻近所述第一类型的所述多个作用区的第二类型的多个作用区。所述子字驱动器块进一步包含：多个第一栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第一晶体管；及多个第二栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第二晶体管。由第一子字驱动器及第二子字驱动器共享所述第二晶体管中的每一者。所述第二晶体管中的每一者可包含分别耦合到分别通过所述第一子字驱动器及所述第二子字驱动器驱动的第一及第二字线的漏极及源极。
- 存储器装置、存储器系统及该存储器装置的操作方法-202211344813.3
- 洪升基 - 三星电子株式会社
- 2022-10-31 - 2023-05-09 - G11C11/408
- 提供了一种存储器装置、存储器系统及该存储器装置的操作方法。存储器装置的操作方法包括：接收行地址；确定操作模式是否是字节模式；当操作模式是字节模式时，对行地址的访问计数值向上计数，同时忽略页位；使用目标行锤击地址的访问计数值在目标行地址之中选择目标行锤击地址；计算与目标行锤击地址对应的受害行地址；以及对受害行地址执行目标刷新操作。
- 访问字线的方法及字线解码电路结构-202211550314.X
- 亚历山大;喻文娟 - 浙江力积存储科技有限公司
- 2022-12-05 - 2023-05-09 - G11C11/408
- 本发明提供的一种访问字线的方法，包括：将处理后的输入行地址，传输至第一解码电路，并同步输入行熔断电路，产生相应的标志信号和冗余地址；将所述冗余地址传输至第二解码电路，并同时将所述标志信号作为使能信号分别传输到所述第一解码电路和所述第二解码电路中，解码得到最终字线地址；其中所述第一解码电路用于解码正常地址，第二解码电路用于解码冗余地址。既能减少面积的占用又减少字线访问时间，利于提高芯片面积利用率和DRAM的工作效率。本发明提供的字线解码电路结构具有相应优势。
- 地址选择电路、地址选择方法、刷新控制电路和存储系统-202310114867.9
- 刘勇 - 长鑫存储技术有限公司
- 2023-02-02 - 2023-05-05 - G11C11/408
- 本公开实施例提供一种地址选择电路，所述地址选择电路包括：多个地址寄存单元，所述地址寄存单元用于存储行地址；与所述多个地址寄存单元对应连接的多个计数单元，所述计数单元用于根据所述行地址的访问次数生成并输出计数值；比较模块，位于控制电路中；比较模块连接多个计数单元；所述比较模块中具有多个比较单元，所述比较单元用于比较至少两个所述计数值的大小，并输出至少两个所述计数值中较大的一个所述计数值；所述比较模块用于根据多个所述计数值，输出最大计数值；所述控制电路还用于根据所述最大计数值，确定所述最大计数值对应的所述地址寄存单元中的所述行地址为行锤地址。
- 用于经由基于非易失性单元的寄存器读取及写入存储器管理数据的系统及方法-202180050103.7
- 松原靖;城野雄介;D·M·摩根;山本展生 - 美光科技公司
- 2021-06-22 - 2023-05-05 - G11C11/408
- 本发明描述用于经由基于非易失性单元的寄存器读取及写入存储器管理数据的方法、系统及用于系统及方法的装置。存储器装置可包含可经由行线集合及列线集合寻址的锁存单元集合。每一锁存单元可包含与第一线耦合的感测放大器及与所述第一线及第二线耦合的第一非易失性电容器，其中所述第一电容器经配置以存储表示一或多个位的电荷。另外，每一锁存单元可包含与所述第一线及第三线耦合的第二电容器，其中所述第二电容器经配置以基于存储于所述第一电容器中的所述电荷而放大所述第一线处的电压。
- 专利分类
