[发明专利]用于图形处理器中多核多流水线并行执行优化方法在审

专利信息
申请号: 202211300379.9 申请日: 2022-10-24
公开(公告)号: CN115640052A 公开(公告)日: 2023-01-24
发明(设计)人: 邹凌君;张利峰 申请(专利权)人: 金陵科技学院
主分类号: G06F9/38 分类号: G06F9/38;G06T15/00;G06T15/04
代理公司: 江苏圣典律师事务所 32237 代理人: 于瀚文;胡建华
地址: 211169 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供用于图形处理器中多核多流水线并行执行优化方法,具体是一种处理器中多流处理核单元同时发射多条指令进入流水线乱序执行的设计方法,所述多核同时发射多条指令包括GPU处理内核部分多个内核的所执行的单指令多数据线程(SIMD thread)发射过来的多条无依赖关系的指令进入流水线的乱序执行,在指令粒度上再次切分,按比指令更小的可执行请求粒度执行,充分利用各条数据通路并行读取数据的性能,使流水线内部数学逻辑运算单元(ALU,Arithmetic logical unit)或执行单元一直处于忙碌工作的状态,从而达到乱序并行执行指令,提升执行效率。
搜索关键词: 用于 图形 处理器 多核 流水线 并行 执行 优化 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于金陵科技学院,未经金陵科技学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202211300379.9/,转载请声明来源钻瓜专利网。

同类专利
  • 应用实例的重启方法、装置、电子设备及可读存储介质-202210955488.8
  • 赵鹏举 - 中电金信软件有限公司
  • 2022-08-10 - 2023-10-27 - G06F9/38
  • 本申请提供了一种应用实例的重启方法、装置、电子设备及可读存储介质,获取用于更新目标应用的配置修改信息;根据该配置修改信息,确定目标应用对应的目标应用实例的实例信息,以及重启该目标应用实例的启停规则信息;同时,将配置修改信息下发至配置中心的SDK;根据目标应用实例的实例信息,按照目标应用实例的启停规则信息重启目标应用实例,并在重启过程中控制目标应用实例从配置中心中加载配置修改信息,以完成目标应用的重启更新。这样,能够在目标应用有更新需求时,自动重启目标应用对应的目标应用实例,使得再次启动的目标应用即为更新后的目标应用,以此,可以及时地完成目标应用的更新,避免目标应用出现更新延迟的情况。
  • 用于数据处理的方法、设备和计算机可读介质-201810619242.7
  • 陈涛;刘冰;叶诚 - 伊姆西IP控股有限责任公司
  • 2018-06-15 - 2023-10-27 - G06F9/38
  • 本公开的实施例旨提供一种用于数据处理的方法、设备和计算机程序产品。该方法包括:创建针对应用的存储池,所述存储池包括至少一个页面,所述至少一个页面具有连续的物理地址;确定用于存储所述应用的数据的缓冲区的信息;以及响应于所述数据要被执行压缩或加密操作,基于所述缓冲区的所述信息,确定所述至少一个页面中与所述缓冲区相对应的页面部分,以用于所述压缩或加密操作的执行。本公开提出的用于数据处理的方法一方面能够满足上文所提及的QAT的存储需求,另一方面能够节约系统开销,优化系统性能。
  • 事务嵌套深度测试指令-201880060691.0
  • 格里戈里奥斯·马格克里斯;马修·詹姆斯·霍斯内尔;斯蒂芬·迪斯特尔霍斯特 - ARM有限公司
  • 2018-08-21 - 2023-10-27 - G06F9/38
  • 在提供事务内存支持的系统中,提供事务嵌套深度测试指令以触发处理电路系统4将至少一个状态值根据事务嵌套深度设定为多个状态中的一者,事务嵌套深度指示给定线程的已执行的事务开始指令(而对应事务保持为未中止且未提交)的数量,多个状态包括在事务嵌套深度为1时所选定的第一状态,以及在事务嵌套深度大于或小于1时所选定的至少一个另外的状态。所支持的ISA实现至少一个状态值以及对至少一个状态值处于第一状态的条件分支的设定,条件分支响应于单一事务嵌套深度测试指令与单一条件分支指令而被执行。
  • 指令处理装置、微处理器以及设备-202210330905.X
  • 申思远;龚永鑫;赵妍妮;吴国锋 - 宸芯科技股份有限公司
  • 2022-03-30 - 2023-10-24 - G06F9/38
  • 本发明公开了一种指令处理装置、微处理器以及设备。该指令处理装置包括相关性处理模块和指令信息缓存模块,其中:相关性处理模块,用于根据完成译码的待派遣指令的指令信息和指令信息缓存表进行数据相关性检测,对检测到的数据相关性问题进行处理,并在数据相关性问题解除后,向下级流水线模块派遣待派遣指令,其中,指令信息缓存表用于集中存储经由相关性处理模块派遣的指令的指令标识和指令缓存信息;指令信息缓存模块,用于为待派遣指令分配对应的指令标识,并将待派遣指令的指令标识和指令缓存信息存储至指令信息缓存表。本发明实施例的装置使得微处理器可以解决数据相关性问题的同时,更好地兼顾面积开销和流水线效率。
  • 基于单指令多数据流的数据运算方法、装置、介质和设备-201910566415.8
  • 陈亮 - 北京地平线机器人技术研发有限公司
  • 2019-06-27 - 2023-10-24 - G06F9/38
  • 公开了一种基于单指令多数据流的数据运算方法、装置、介质和设备。其中的方法包括:根据参与同一类型运算的至少一组待运算数据,生成运算数组,其中一组待运算数据包括:参与所述同一类型运算中的同一运算的待运算数据,运算数组包括:至少一个用于表示待运算数据的符号位和尾数的第一定点数、以及至少一个用于表示待运算数据的指数的第二定点数;调用与同一类型运算涉及到的针对尾数和指数的运算对应的SIMD接口函数,根据运算数组中的元素确定SIMD接口函数的输入参数;根据SIMD接口函数基于输入参数的运算结果,生成至少一组待运算数据分别对应的运算结果。本公开有利于提高基于SIMD的接口函数的适用范围以及非定点数运算的效率。
  • 数据访问设备和访问错误通知方法-201810652432.9
  • 山下源 - 瑞萨电子株式会社
  • 2018-06-22 - 2023-10-24 - G06F9/38
  • 本申请涉及数据访问设备和访问错误通知方法。实现了通过总线主设备针对推测性访问的错误通知和通过总线从设备针对非推测性访问的错误通知,同时抑制了总线主设备的电路规模。总线请求包括用于选择针对访问的错误通知是由总线从设备还是由总线主设备来执行的模式信息。在总线请求中包括指示由总线从设备来执行错误通知的模式信息的情况下,当发生针对该总线请求中的访问的错误时,总线从设备执行错误通知。在已经固定了推测性加载访问的指令的执行并且已经从总线从设备接收到用于加载访问的错误信息的情况下,总线主设备基于该错误信息来执行错误通知。
  • 多航天器之间的指令的处理方法与处理装置-202010650346.1
  • 彭德云;邹雪梅;赵凤才;陈翔;邱冬阳;金文马;润冬;胡国林;朱峰登;高薇 - 北京航天飞行控制中心
  • 2020-07-06 - 2023-10-20 - G06F9/38
  • 本申请提供了一种多航天器之间的指令的处理方法与处理装置,该处理方法包括:确定目标航天器;获取待发送指令;确定上行路由链,上行路由链为从多个依次排列的经由航天器到目标航天器的路由链,多个经由航天器构成子路由链;将待发送指令按目标航天器的指令格式进行封装,得到目标封装指令;将待发送指令按照预定封装顺序,按各经由航天器的指令格式进行封装,得到多个经由封装指令,预定封装顺序与沿子路由链的各经由航天器的排列顺序相反,预定封装顺序为从靠近目标航天器的经由航天器至远离目标航天器的经由航天器,该方案实现了对代传指令的实时封装,且针对不同的上行路由链都可以达到较高的封装效率。
  • 用于乱序集群化解码中的负载平衡的系统和方法-201780059008.7
  • J·D·库姆斯 - 英特尔公司
  • 2017-08-30 - 2023-10-13 - G06F9/38
  • 处理器包括用于执行经解码指令的后端以及前端。前端包括两个解码集群以及用于以下操作的电路:接收按程序顺序的表示未解码指令的数据元素,并且将数据元素的子集引导到解码集群。IP生成器将数据元素的一个子集引导到第一集群,检测指示负载平衡动作应该被采取的条件,并且取决于所采取的动作将按程序顺序紧跟着第一子集的数据元素的子集引导到第一或第二解码集群。该动作可以包括注释BTB条目、在BTB中插入假分支、强制集群切换、或抑制集群切换。所检测的条件可以是预测的所采用分支或其注释,或基于队列状态、uop的计数、或等待时间值的启发方法。
  • 一种CPU的主从辨别方法及其装置、计算机终端设备-202010742359.1
  • 钟节贤;江虎 - 厦门亿联网络技术股份有限公司
  • 2020-07-28 - 2023-10-13 - G06F9/38
  • 本发明公开了一种CPU的主从辨别方法,包括:获取当前CPU内核所创建的节点信息;其中,所述节点信息包括本地的软件版本号、本地的硬件版本号、主机的软件版本号以及主机的硬件版本号中的一种或多种;在判断所述节点信息仅包含所述本地的软件版本号和所述本地的硬件版本号时,确定当前CPU为主CPU;在判断所述节点信息至少包含所述主机的软件版本号和所述主机的硬件版本号时,确定当前CPU为从CPU。本发明实现了同个CPU在不同设备上,如何进行识别,从而提供软件的复用性和开发效率。
  • 用于确定从其恢复指令执行的恢复点的装置和方法-201810282896.5
  • 金·理查德·斯库特恩伯格 - ARM有限公司
  • 2018-04-02 - 2023-10-13 - G06F9/38
  • 本公开涉及用于确定从其恢复指令执行的恢复点的装置和方法。提供了用于确定在处理指令流中的意外变化之后从其恢复指令执行的恢复点的装置和方法。该装置包括:处理电路,具有相关联的指令集架构,并且被布置为执行包括由指令集架构定义的指令的软件;以及控制电路,用于根据由指令集架构定义的约束来控制处理电路的操作。指令集架构定义了用于确定在处理指令流中的意外变化之后从其恢复指令执行的恢复点的默认恢复点约束。控制电路响应于从在处理电路上执行的软件导出的信息来检测恢复点松弛条件,并且响应于该恢复点松弛条件来允许确定恢复点不受默认恢复点约束的约束。
  • 一种基于SIMD指令的PixelShuffle实现方法-202210314249.4
  • 田喻 - 北京君正集成电路股份有限公司
  • 2022-03-28 - 2023-10-10 - G06F9/38
  • 本发明提供了一种基于SIMD指令的PixelShuffle实现方法,所述方法中将大小为H*W*(r*r*C)的低分辨率特征图通过对通道上的像素通过SIMD集中的两个数据排序指令将寄存器中数据以一定规则重新排序,两个数据排序指令分别记为Ingenic_simd512_shuffe指令和Ingenic_simd512_gather_byte指令运算,进行重组得到大小为(r*H)*(r*W)*C的高分辨特征图,其中,H为特征图的高,W为特征图的宽,r*r*C为特征图的通道数,C为新特征图的通道数,其中r为上采样因子,也就是图像放大倍率,在使用SIMD指令集的芯片上运行PixelShuffle算法。在某些无法实现Python运行的芯片实现运行PixelShuffle算法,与Python实现的PixelShuffle算法结果一致。大大提高了计算速度,在硬件资源有限且要求计算速度的芯片上可高效运行,在相同芯片条件下SIMD实现的PixelShuffle算法比C实现的PixelShuffle算法快5倍。
  • 使用数据采样优化可重配置硬件-202280015242.0
  • 埃拉德·拉兹;伊兰·塔亚利 - 涅克斯硅利康有限公司
  • 2022-01-11 - 2023-10-10 - G06F9/38
  • 一种用于计算的装置包括处理电路,该处理电路被配置用于通过以下操作来计算执行包括一组数据变量的计算机指令集的结果:标识该处理电路的初始状态;执行基于计算机指令集和可能的数据值产生的预期计算机指令集,其中该可能的数据值是该组数据变量中的一个数据变量的值,被预期将通过执行计算机指令集来计算,并且被使用至少一个程序数据值来计算;以及当在执行预期计算机指令集时标识该数据变量不等于该可能的数据值的失败预测时:恢复该处理电路的初始状态;以及执行基于计算机指令集和至少一个可能的数据值产生的替代计算机指令集。
  • 信息处理装置、非暂态计算机可读介质和信息处理方法-202010078653.7
  • 田渕晶大 - 富士通株式会社
  • 2020-02-03 - 2023-10-03 - G06F9/38
  • 涉及信息处理装置、非暂态计算机可读介质和信息处理方法。信息处理装置包括:获取单元,获取包括多个指令的指令序列;生成单元,通过用等待所有先前指令完成的等待指令替换包括在指令序列中的多个无操作指令的至少一部分来生成能够获得与指令序列的执行结果相同的执行结果的新指令序列的多个候选;删除单元,在从候选中的新指令序列中删除无操作指令和等待指令中的任何一个的情况下执行结果没有改变时,从新指令序列中的每一个中删除无操作指令和等待指令中的任何一个;以及选择单元,从经受了删除的多个候选中选择一个候选,该一个候选具有等于或小于特定数目的指令数目并且在多个候选当中包括最小数目的执行周期。
  • 用于单指令多线程或单指令多数据类型处理器的近似最近邻域搜索-202011336853.4
  • 赵炜捷;谭树龙;李平 - 百度(美国)有限责任公司
  • 2020-11-25 - 2023-10-03 - G06F9/38
  • 近似最近邻域(ANN)搜索是计算机科学中的基本问题,在诸如机器学习和数据挖掘的领域具有大量应用。对于典型的基于图的ANN方法,搜索方法是迭代执行的,并且执行相关性禁止图形处理器单元(GPU)/GPU类型的处理器的适配。这里提出的是新颖的框架实施方式,新颖的框架将对于图方法的搜索分解成阶段,以使性能关键距离的计算并行化。另外,在一个或多个实施方式中,为了在GPU类型的组件上获得更好的并行性,还公开了新颖的特定ANN优化方法,该方法消除了动态内存分配并用较少的内存消耗进行计算。实施方式与其它方法进行了经验性比较,并且结果证实了有效性。
  • 多线程处理器中的指令高速缓存-201910559689.4
  • 艾伦·格雷汉姆·亚历山大;西蒙·克里斯蒂安·诺尔斯;马杜拉·戈尔;乔纳森·路易斯·弗格森 - 图核有限公司
  • 2019-06-25 - 2023-09-29 - G06F9/38
  • 一种处理器,包括:用于执行并发线程的桶型线程执行单元,以及在并发线程之间共享的重复高速缓存。处理器的指令集包括采用重复计数操作数的重复指令。当重复高速缓存不被要求,并且在第一线程中执行重复指令时,将来自第一线程的代码部分高速缓存到重复高速缓存中,改变重复高速缓存的状态以将其记录为被要求,并且执行高速缓存的代码多次。然后,当在其他线程执行重复指令时,再次执行已经高速缓存的代码部分相应的次数,每次来自重复高速缓存。对于第一指令和其他指令中的每一个,相应指令中的重复计数操作数指定执行高速缓存的代码的次数。
  • 一种集成电路-202180086542.3
  • 印海友;高正东;殷蓓 - 华为技术有限公司
  • 2021-05-21 - 2023-09-22 - G06F9/38
  • 一种集成电路,用以对pipeline的结构进行优化,在保证芯片正常工作的情况下,减小下游模块的预留缓存,从而减轻整个芯片因pipeline导致的资源开销。集成电路包括第一模块、第二模块以及数据转发电路。数据转发电路包括多级第一寄存器以及与多级第一寄存器一一对应的多个延时触发装置;第二模块被配置为:通过缓存,从数据转发电路接收第一模块发送的数据;以及,在缓存的空闲容量小于或等于设定值时,向数据转发电路发送通知消息;多级第一寄存器中的每一级第一寄存器用于将第一模块发送的数据逐级转发;多个延时触发装置中的每个延时触发装置用于在数据转发电路接收到通知消息后,控制对应的第一寄存器去使能。
  • 一种提前转发指令数据的通路设计方法、系统及存储介质-202010504662.8
  • 刘权胜;余红斌 - 上海赛昉科技有限公司
  • 2020-06-05 - 2023-09-22 - G06F9/38
  • 本发明涉及微电子技术领域,具体涉及一种提前转发指令数据的通路设计方法、系统及存储介质;本发明首先确定与数据相关的这类指令的数据;并在指令间提前转发条件检测及提前转发指令间的数据;最后提前转发若干周期前指令的数据,加速指令从保留站中发射到执行单元,同时加速后续流水线中的指令;本发明的方法能够提前快速的得到指令的依赖数据,使依赖指令提前满足发射的条件。加速指令从保留站中发射到执行单元,同时也加速了后续流水线中的指令。
  • 一种SM3杂凑算法的硬件加速方法-202210230801.1
  • 冯建华;邢琦;齐观平;李春昊;马思孔 - 北京大学
  • 2022-03-08 - 2023-09-19 - G06F9/38
  • 本发明公开了一种SM3杂凑算法的硬件加速方法,具体是设计消息填充模块来完成对输入消息的填充和分组,设计同步FIFO模块解决消息填充分组和消息迭代压缩速率不一致的问题,设计压缩模块完成消息的扩展和迭代压缩。为提高杂凑算法执行效率,本发明将消息扩展和迭代压缩进行并行处理。通过组合逻辑复用的方法,将SM3算法中压缩函数的效率提高了一倍。本发明以较低的电路开销实现了一种高性能的SM3杂凑算法加速电路,在12nm工艺库下频率达到2.5GHZ,吞吐率达到2557.72GB/s,适用于SM3杂凑算法运算速度要求较高的应用场景。
  • 缓存管理的方法和相关装置-202210239412.5
  • 谢星华 - 华为技术有限公司
  • 2022-03-11 - 2023-09-19 - G06F9/38
  • 一种缓存管理的方法和相关装置,该方法可以由处理器的第一处理器核执行,包括:获取性能监测单元PMU事件通知,该PMU事件通知用于指示该处理器在单位周期内出现阻塞;确定该PMU事件的原因;当PMU事件的原因为前端阻塞且指令缓存的命中率低于阈值时,根据容量分配策略调整该指令缓存和数据缓存的容量占比,该指令缓存和该数据缓存为该第一处理器核关联的缓存的不同存储区域,该指令缓存用于存储该第一处理器核关联的指令,该数据缓存用于存储该指令所关联的数据,该容量分配策略用于指示缓存中该指令缓存和该数据缓存的容量的动态调整方式。由此对缓存进行管理,在更好的满足业务需求的情况下,可以提高缓存分配的效率。
  • 具有指令先行发出逻辑的处理器-201780024219.7
  • B·J·斯密斯 - 微软技术许可有限责任公司
  • 2017-04-17 - 2023-09-15 - G06F9/38
  • 提供了一种具有用于存储多个指令的指令高速缓存的处理器。处理器还包括注释逻辑,注释逻辑被配置为确定与指令相关联的先行距离并且用先行距离来注释至少一个指令高速缓存。先行距离可以对应于将引用寄存器的指令与最新寄存器定义分离的多个指令。先行距离可以指示到引用该指令定义的寄存器的后一指令的最短距离。
  • 保持所卸载指令与非卸载指令之间的存储器排序-202180087493.5
  • 贾格迪什·B·科特拉;约翰·卡拉马丁纳斯 - 超威半导体公司
  • 2021-12-21 - 2023-09-12 - G06F9/38
  • 公开了保持所卸载指令与非卸载指令之间的存储器排序。处理用于要被卸载的操作的卸载指令,并且将锁放置在与该卸载指令相关联的存储器地址上。响应于完成以该存储器地址为目标的高速缓存操作,移除在该存储器地址上的该锁。对于多线程应用程序,当确定多个处理器核已经各自开始执行卸载指令序列时,限制比这些卸载指令中的任何卸载指令更新的非卸载指令的执行。响应于确定每个处理器核已经完成执行其卸载指令序列,移除该限制。远程设备可以是例如存储器内嵌处理设备或耦合到存储器的加速器。
  • 分支预测方法、装置、处理器、介质及设备-202210205048.0
  • 李东声;任子木 - 腾讯科技(深圳)有限公司
  • 2022-03-02 - 2023-09-12 - G06F9/38
  • 本申请的实施例提供了一种分支预测方法、装置、处理器、介质及设备。所述分支预测方法包括:获取待处理指令块,所述待处理指令块中包含有至少一条指令;若根据分支目标缓冲区中存储的分支指令信息检测到所述待处理指令块中包含有分支指令,则检测所述分支指令的类型;若所述分支指令的类型是除目标类型之外的其它类型,则从所述分支目标缓冲区中查找得到所述分支指令的预测跳转地址,所述目标类型包括以下至少一种:函数调用指令、函数返回指令和循环指令;若所述分支指令的类型为所述目标类型,则从所述分支预测器的其它地址区中查找得到所述分支指令的预测跳转地址。本申请实施例的技术方案可以提高处理器对指令执行的效率。
  • 指令处理方法、装置、设备和介质-202210203953.2
  • 班志华 - 广州视源电子科技股份有限公司;广州视源人工智能创新研究院有限公司
  • 2022-03-03 - 2023-09-12 - G06F9/38
  • 本申请的一种指令处理方法,包括:接收目标指令,对目标指令进行解码,得到第一寄存器编码和第二寄存器编码;从第一寄存器编码对应的第一显示寄存器组中获取源操作数组,对源操作数组进行矩阵乘法计算,得到第一参数组,并将第一参数组存储至第一隐藏寄存器组中;从第二寄存器编码对应的第二显示寄存器组中获取目的操作数组,从第一隐藏寄存器组中获取第一参数组,对目的操作数组和第一参数组进行加法计算,并将加法计算结果写回第二显示寄存器组中,得到目标处理结果。本申请可以同时处理16个定点数乘法和16个定点数加法,是一种单指令多数据指令,计算效率较高;且结果存储在4倍于源操作数位宽的寄存器中,有利于避免结果溢出。
  • 一种微处理器芯片焊接安装时焊丝稳定装置-201910404175.1
  • 李国宾;汤斌 - 宜宾卓邦科技有限公司
  • 2019-05-15 - 2023-09-12 - G06F9/38
  • 一种微处理器芯片焊接安装时焊丝稳定装置,包括下定位座,下定位座的左侧连接有下固定把手,下定位座的底部连接有限位柱,下固定把手的上方连接有下活动把手,下活动把手的左侧连接有下推轴,下推轴的右侧连接有下转轴,下定位座的内部连接有下行机构;下定位座的上方连接有上定位座,上定位座的左侧连接有上固定把手,上固定把手的下方连接有上活动把手,上活动把手的右侧连接有上推轴,上推轴的左侧连接有上转轴,上定位座的内部连接有上行机构,上定位座和下定位座之间连接有两个支杆;下行机构包括下回程弹簧、下复位弹簧、下推块和下卡块;上行机构包括上回程弹簧、上复位弹簧、上推块和上卡块;保证焊点准确,提高了微处理器的生产质量。
  • 红外扫描的方法以及其装置-202210858415.7
  • 覃亮 - 广州众远智慧科技有限公司
  • 2022-07-20 - 2023-09-08 - G06F9/38
  • 本申请提供了一种红外扫描的方法以及其装置,该方法包括:首先,建立待扫描数据扫描顺序的序号与待扫描数据的数量的对应关系;然后,根据目标待扫描数据的扫描序列号以及对应关系,确定目标扫描序列号对应的待扫描数据量为目标数据量;之后,至少根据目标数据量,确定目标待扫描数据对应的目标SIMD指令的执行次数,目标SIMD指令为扫描目标待扫描数据时使用的指令;最后,按照执行次数执行目标SIMD指令,以对目标待扫描数据的至少部分进行扫描,得到扫描后数据。解决了现有技术中扫描单帧数据时间较长导致运行效率低的问题,保证了红外扫描的效率较高。
  • 设备指令下发方法、系统和服务器-202011415883.4
  • 潘永高;党向宇;郑昌明 - 长沙树根互联技术有限公司;树根互联股份有限公司
  • 2020-12-03 - 2023-09-08 - G06F9/38
  • 本发明提供了一种设备指令下发方法、系统和服务器,涉及工业互联网技术领域,方法包括响应于用户发起的指令下发请求,生成与目标下发指令对应的第一指令编号;基于第一指令编号、目标下发指令和目标设备的编号确定有效的指令下发任务;将有效的指令下发任务发送至目标设备,并通过目标设备判断第一指令编号与已接收最大指令编号是否连续;如果不连续,则响应来自目标设备的指令拉取请求,以便执行连续的指令下发。本发明可以保证指令下发的有序性,可以保证指令下发的有序性,同时提升了指令下发的可靠性。
  • 一种指令替换方法、装置、处理器、电子设备及存储介质-202011275098.3
  • 时兴;崔泽汉 - 海光信息技术股份有限公司
  • 2020-11-13 - 2023-09-08 - G06F9/38
  • 本申请提供一种指令替换方法、装置、处理器、电子设备及存储介质。方法包括:接收分支片段信息,分支片段信息包括至少一组指令和每组指令对应的第一地址信息;针对每组指令利用预设替换规则从指令缓存中确定目标缓存行,将指令写入目标缓存行中以替换目标缓存行中原有的指令;预设替换规则包括:判断指令缓存中是否存在包括第一地址信息相同的缓存行;若包括,则将包括第一地址信息的缓存行作为目标缓存行;若不包括,则判断指令缓存中是否包括被标记为不可用的缓存行;若包括,则将被标记为不可用的缓存行作为目标缓存行。本申请实施例从一定程度上保证了指令缓存中分支片段的完整性,提高了指令缓存的可用性。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top