[发明专利]半导体器件及其制造方法在审

专利信息
申请号: 202210787098.4 申请日: 2022-07-04
公开(公告)号: CN115642179A 公开(公告)日: 2023-01-24
发明(设计)人: 小清水亮;中柴康隆 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/04;H01L21/336
代理公司: 北京市金杜律师事务所 11256 代理人: 张宁
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及半导体器件及其制造方法。在半导体衬底的主表面中形成半导体器件的源极区域、漏极区域、掩埋绝缘膜、栅极绝缘膜和栅极电极。掩埋绝缘膜被掩埋在在源极和漏极区域之间形成的第一沟槽中。第一沟槽具有第一侧表面和第一底表面。第一侧表面在从源极区域和漏极区域中的一者延伸到另一者的第一方向上面对源极区域。第一底表面连接到第一侧表面并且沿着半导体衬底的主表面。作为第一沟槽的第一侧表面的半导体衬底的第一表面的晶面是(111)面。作为第一沟槽的第一底表面的半导体衬底的第二表面的晶面是(100)面。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202210787098.4/,转载请声明来源钻瓜专利网。

同类专利
  • 增强型场效应晶体管及其制备方法-202310912208.X
  • 钟耀宗;孙钱;曹蕴哲;陈昕;郭小路;高宏伟;周宇;杨辉 - 中国科学院苏州纳米技术与纳米仿生研究所
  • 2023-07-24 - 2023-10-27 - H01L29/78
  • 本发明公开了一种增强型场效应晶体管及其制备方法。增强型场效应晶体管包括外延结构、MIS/MOS栅极结构以及源极、漏极,所述外延结构包括至少一异质结,所述异质结内形成有载流子沟道,所述外延结构的栅极区域设置有栅极凹槽,所述栅极凹槽的槽底位于所述第一半导体层内,槽口位于所述第二半导体层,所述载流子沟道被所述栅极凹槽隔断;所述MIS/MOS栅极结构包括沿所述选定方向依次层叠设置的第三半导体层、栅介质层和栅极,当向所述栅极施加正向电压时,所述第三半导体层内反型产生电子,位于所述栅极凹槽两侧的所述载流子沟道经所述电子电连接。本发明具有更高的栅极正向击穿电压和阈值电压。
  • 包含LDMOS晶体管的半导体器件-202310937332.1
  • 肖莉红;司伟 - 荣芯半导体(淮安)有限公司
  • 2023-07-27 - 2023-10-27 - H01L29/78
  • 本发明涉及一种包含LDMOS晶体管的半导体器件。所述半导体器件中,所述LDMOS晶体管包括由构成多晶硅栅极的多晶硅条沿宽度方向扩展至漂移区场氧化层表面形成的场极板,并且,第一栅极金属接触对应于所述场极板形成于所述多晶硅条顶表面,栅电压通过所述第一栅极金属接触施加在所述场极板和所述多晶硅栅极上,对于多晶硅栅极和场极板的控制能力较强,可以有效控制场极板下方的漂移区表面电场,使漂移区的表面电场得到有效弱化,能够优化表面电场分布,有利于提高LDMOS晶体管的击穿电压以及降低导通电阻,有助于提高LDMOS晶体管的综合性能。
  • 一种基于量子阱自对准栅的多沟道异质结器件及制作方法-202310601377.1
  • 芦浩;邓龙格;周立坤;杨凌;马晓华;侯斌;张濛;武玫;郝跃 - 西安电子科技大学
  • 2023-05-25 - 2023-10-27 - H01L29/78
  • 本发明公开了一种基于量子阱自对准栅的多沟道异质结器件及制作方法,包括:自下而上的衬底层、缓冲层、第一沟道层、第二沟道层和势垒层,以及设置于势垒层上的源电极、漏电极、第一和第二栅电极;从俯视角度看,第一和第二栅电极之间,以沟道区域为中心,对称分布有钝化区域、沟道隔离区域、栅区域;沟道区域和栅区域自下到上包括缓冲层、第一沟道层、第二沟道层和势垒层,且栅区域为锯齿结构;沟道隔离区域为凹槽结构;钝化区域包括沟道区域两侧的钝化层和沟道区域势垒层上的钝化层;沟道区域和栅区域通过沟道隔离区域隔离并形成栅控MOS电容;钝化区域用于钝化沟道区域及调控栅控MOS电容的电容值。本发明提高了器件的频率特性。
  • 碳化硅半导体功率晶体管及其制造方法-202210854892.6
  • 陈伟梵;蔡国基 - 力拓半导体股份有限公司
  • 2022-07-18 - 2023-10-27 - H01L29/78
  • 本发明提供一种碳化硅半导体功率晶体管及其制造方法。所述碳化硅(SiC)半导体功率晶体管,包括由SiC制成的衬底、衬底平面上的漂移层、漂移层中的多个井区、井区内的多个源极区、漂移层上的多个栅极、漂移层和每个栅极之间的栅极绝缘层,以及漂移层中的多个井拾取区(well pick‑upregions)。漂移层中形成有多个V形槽,且每个V形槽的底部和侧壁被每个井区包围。每个V形槽的底部与每个源极区直接接触。栅极位于V形槽之间,并延伸至其两侧的V形槽的侧壁。井拾取区位于每个V形槽的底部下方,且每个井拾取区穿过源极区并与井区接触。
  • 一种N型金刚石横向MOSFET器件及其制备工艺-202311222593.1
  • 王刚;李成兵 - 深圳市港祥辉电子有限公司
  • 2023-09-21 - 2023-10-27 - H01L29/78
  • 本发明公开了一种N型金刚石横向MOSFET器件及其制备工艺,涉及半导体功率器件技术领域,该器件从上到下包括三层区域,所述的三层区域具体包括以下部分:上层区域的源极金属层、高K栅极绝缘层以及其上方的栅极金属、漏极金属层;中层区域的源极石墨烯层、沟道区和漏极石墨烯层;底层区域的金刚石绝缘衬底。该N型金刚石横向MOSFET器件及其制备工艺,通过将器件的石墨烯层通过催化制造,不需离子注入等手段,减少材料损伤,还与金刚石材料兼容,使得电子迁移率高,电阻小;将器件的栅极绝缘介质采用高K介质二氧化铪,增加栅极绝缘介质的厚度,减少栅极漏电,金刚石绝缘衬底使得漏电概率极小,器件特性仅受结构影响,非理想效应小。
  • 场效应晶体管-202180095363.6
  • 高谷秀史 - 株式会社电装
  • 2021-10-08 - 2023-10-27 - H01L29/78
  • 一种场效应晶体管(10),其具有多个p型深层(36)。所述p型深层从体层(34)向下侧突出,以在从上侧观察半导体基板(12)时与沟槽(14)交叉的方式延伸,且在位于所述体层的下侧的所述沟槽的侧面及底面与栅极绝缘膜(16)相接。所述各p型深层具有低浓度区域(36a)和高浓度区域(36b)。所述各低浓度区域从下侧与所述体层相接,且在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接。各高浓度区域从下侧与对应的所述低浓度区域相接。
  • 晶体管及其制备方法、半导体器件及其制备方法-202210398540.4
  • 张珂豪;黄伟川;刘熹;刘旭;陈磊;叶约翰;林军 - 华为技术有限公司
  • 2022-04-15 - 2023-10-27 - H01L29/78
  • 本申请提供一种晶体管及其制备方法、半导体器件及其制备方法,涉及半导体技术领域,用于改善因半导体器件尺寸减小,所带来的晶体管的栅结构中各个膜层厚度受限的问题。晶体管包括鳍、栅介质层、栅金属层、源极和漏极。鳍包括源极区、漏极区,以及位于源极区和漏极区之间的沟道区。栅介质层跨设在沟道区上。栅介质层含有铝原子,且铝原子靠近栅介质层远离沟道区的表面。栅金属层位于栅介质层上。源极位于源极区上,漏极位于漏极区上。上述晶体管应用于半导体器件中,以提高半导体器件的性能。
  • 一种环栅晶体管-202311161002.4
  • 李永亮;雒怀志 - 中国科学院微电子研究所
  • 2023-09-08 - 2023-10-27 - H01L29/78
  • 本发明公开了一种环栅晶体管,涉及半导体技术领域,用于增强栅堆叠结构对每层纳米结构沿长度方向两侧边缘部分的控制能力,利于提升环栅晶体管的驱动性能。所述环栅晶体管包括:半导体基底、源区、漏区、至少一层纳米结构、栅堆叠结构和内侧墙。上述源区、漏区和至少一层纳米结构形成在半导体基底上。至少一层纳米结构位于源区和漏区之间。栅堆叠结构环绕在每层纳米结构的外周。内侧墙位于栅堆叠结构与源区之间、以及栅堆叠结构与漏区之间。内侧墙具有靠近栅堆叠结构的内侧壁,内侧壁沿栅堆叠结构宽度方向的中部区域的表面相对于边缘区域的表面向内凹入或向外凸出。
  • SOI衬底及其制备方法、晶体管及其制备方法-202310948105.9
  • 李勇 - 绍兴中芯集成电路制造股份有限公司
  • 2023-07-31 - 2023-10-27 - H01L29/78
  • 本发明提供了一种SOI衬底及其制备方法、晶体管及其制备方法。该SOI衬底中,在掩埋层对应于晶体管的漏极区域内形成有凹槽,使得应用该SOI衬底的晶体管在其承压时漏端的高电势线可以进一步延伸至凹槽内,漏端的电势线更加垂直,并可使漏端附近的电场更均匀。因此,本发明提供的SOI衬底可用于制备更高耐压性能的晶体管,即,基于本发明提供的SOI衬底的晶体管,可更好的进行横向电场调制,提高器件的耐压性能。
  • LDMOS器件及其形成方法-202311010208.7
  • 金锋;张晗;何兴月 - 上海华虹宏力半导体制造有限公司
  • 2023-08-10 - 2023-10-27 - H01L29/78
  • 一种LDMOS器件及其形成方法,其中结构包括:衬底,衬底为第一导电类型;位于衬底内漂移区和第一体区,第一体区为第一导电类型,漂移区为第二导电类型,第一导电类型与第二导电类型不同;位于部分漂移区上的第一场氧层,第一场氧层在远离第一体区的一侧具有第一侧壁,第一侧壁与衬底表面之间的夹角范围为80度至90度;位于部分第一场氧层上的第一栅极层,第一栅极层还延伸至部分第一体区表面;位于第一场氧层的第一侧壁一侧的漂移区内的漏区,漏区为第二导电类型;位于第一场氧层另一侧的第一体区内的第一源区,第一源区为第二导电类型,利于形成较短漂移区的低压LDMOS器件,提高工艺窗口。
  • 制造方法及半导体装置-202280010919.1
  • 堤田和三;上久胜义;村山启一 - 新唐科技日本株式会社
  • 2022-09-27 - 2023-10-27 - H01L29/78
  • 一种半导体装置(1)的制造方法,包括:对半导体层(40)形成深度H的第1槽(71)的工序;将第1槽(71)用氧化膜填充,在半导体层(40)的上表面形成厚度a的表面氧化膜(34)以使其高度与氧化膜一致的工序;形成距第3氧化膜(7)的最上表面为比a深的深度h的第2槽(72)的工序;对半导体层(40)形成比深度H深的栅极沟槽(17)的工序;堆积多晶硅直到多晶硅至少被填充到栅极沟槽(17)及第2槽(72)中的工序;向堆积在第2槽(72)中的多晶硅注入杂质而形成周边元件(51)的工序;以及将堆积在栅极沟槽(17)中的多晶硅与堆积在第2槽(72)中的多晶硅并行地除去以使其高度一致,使周边元件(51)的厚度与深度h一致的工序。
  • 沟槽栅极式半导体装置及其形成方法-202210673206.5
  • 许忠龙;陈旷举;刘汉英 - 新唐科技股份有限公司
  • 2022-06-15 - 2023-10-27 - H01L29/78
  • 本发明公开了一种沟槽栅极式半导体装置及其形成方法。该沟槽栅极式半导体装置,包括具有一沟槽的一外延层,以及设置于沟槽的下部的一遮蔽电极。遮蔽电极具有一第一侧壁及与其相对的一第二侧壁,且第一侧壁及第二侧壁的顶部各自具有一第一凹槽。上述装置也包括设置于沟槽的下部且隔开外延层与遮蔽电极的一下层介电层。下层介电层的一上表面具有一阶梯形轮廓自沟槽的一侧壁向下延伸至第一侧壁及第二侧壁各自的第一凹槽。上述装置也包括覆盖遮蔽电极的顶部及第一侧壁及第二侧壁各自的第一凹槽的一电极间介电层,以及设置于沟槽的一上部且覆盖阶梯形轮廓及电极间介电层的一栅极电极。
  • 半导体器件及其制造方法-202310446531.2
  • 大森和幸;山口直 - 瑞萨电子株式会社
  • 2023-04-24 - 2023-10-27 - H01L29/78
  • 本公开涉及半导体器件及其制造方法。一种铁电存储器单元包括形成在半导体衬底上的顺电膜和形成在顺电膜上的铁电层。铁电层包括铁电膜和多个晶粒。铁电膜由包含金属氧化物和第一元素的材料制成。多个晶粒由与形成铁电膜的材料不同的材料制成,并且由铁电体制成。
  • 半导体元件结构-202211254501.3
  • 陈昱频;黄崇勋 - 南亚科技股份有限公司
  • 2022-10-13 - 2023-10-27 - H01L29/78
  • 一种半导体元件结构,包括一基底、一第一栅极结构、一第二栅极结构、一第一井区,以及一第一结构。该基底具有一第一表面和与该第一表面相对的一第二表面。该第一栅极结构设置在该第一表面上。该第二栅极结构设置在该第一表面上。该第一井区位于该基底中,并在该第一栅极结构和该第二栅极结构之间。该第一结构设置在该第一井区中。该第一结构的形状具有一锐角。
  • 一种屏蔽栅沟槽式MOSFET及其制造方法-201911226821.6
  • 原小明 - 南京江智科技有限公司
  • 2019-12-04 - 2023-10-27 - H01L29/78
  • 本发明公开了一种包括ESD钳位二极管的屏蔽栅沟槽式MOSFET及其制造方法。根据本发明的N沟道屏蔽栅沟槽式MOSFET,具有n+掺杂的屏蔽电极,且在制造过程中只需要提供两次多晶硅层。这使得,当通过缩小屏蔽栅的宽度以降低Rds并减小器件尺寸时,不会引起更高的开关损耗,且不会引起动态雪崩的不稳定性。
  • 包括电流扩散区的半导体器件-202011015433.6
  • M·黑尔;R·埃尔佩尔特;T·甘纳;C·莱恩德茨 - 英飞凌科技股份有限公司
  • 2020-09-24 - 2023-10-27 - H01L29/78
  • 提出了一种半导体器件(100)。半导体器件(100)包括碳化硅半导体本体(102)。第一导电类型的第一屏蔽区(104)电连接到碳化硅半导体本体(102)的第一表面(108)处的第一接触(106)。第二导电类型的电流扩散区(110)电连接到碳化硅半导体本体(102)的第二表面(114)处的第二接触(112)。第一屏蔽区(104)和电流扩散区(110)形成pn结(116)。电流扩散区(110)的掺杂浓度分布包括沿着垂直于第一表面(108)的竖向方向(y)的多个峰。多个掺杂峰(P1、P2、P3、P4)中的一个峰或一个峰组(P1)的掺杂浓度比电流扩散区(110)的多个峰中的任何其它峰(P2、P3、P4)的掺杂浓度大至少50%。电流扩散区(110)的一个峰或一个峰组(P1)与第一表面(108)之间的第一竖向距离(vd1)大于第一表面(108)与第一屏蔽区(104)的最大掺杂峰之间沿竖向方向(y)的第二竖向距离(vd2)。
  • 多沟道碳化硅MOSFET器件及其制造方法-202310971536.7
  • 张跃;张腾;黄润华;柏松;杨勇 - 南京第三代半导体技术创新中心有限公司;南京第三代半导体技术创新中心
  • 2023-08-03 - 2023-10-27 - H01L29/78
  • 本发明公开了一种多沟道碳化硅MOSFET器件及其制造方法,该碳化硅MOSFET器件包括第一、第二沟槽,第一导电类型衬底、外延层和源区,第二导电类型阱区。沿垂直于xz平面的方向通过刻蚀形成第一、第二沟槽,第一、第二沟槽沿x方向贯穿器件有源区。于第一、第二沟槽中形成栅介质和栅电极,正向导通工作条件下,栅电极、栅介质以及第二导电类型阱区形成了五条不同位置的沟道,有效增大了沟道宽度。本结构通过引入沟槽结构以增大沟道宽度,同时规避了沟槽结构固有的栅介质易击穿问题。通过增大沟道宽度,在不损害击穿特性的前提下,明显降低了沟道电阻,进而有效提升器件的导通特性。本发明同时公开了所述器件结构的制造方法。
  • 应用碳纳米管作为导电沟槽的鳍式场效应管及其制备方法-201711284970.9
  • 杨湛;陈涛;刘会聪;陈冬蕾;孙立宁 - 苏州大学
  • 2017-12-07 - 2023-10-27 - H01L29/78
  • 本发明涉及一种场效管,采用立式源极、漏极和栅极,在上面并排黏着更多的碳纳米管作为沟槽并将碳纳米管架空形成一个三维鳍式场效应晶体管器件。采用立式的栅极可以节省基底的平面面积,能够把工艺线宽做到最小。将碳纳米管架空可以提高载流子的弹道速度,使用多根碳纳米管能够提高电流密度,这些设计可以显著提高场效应晶体管的性能。将电极设计成立式的可以有效节省基底的平面面积,使得单个场效应晶体管可以做的更小,超小的晶体管不仅能显示出量子效应也使得同样大小的芯片上可以放下更多的晶体管,更加提高了芯片的性能。将碳纳米管架空使之不与基底接触,架空后可以提高载流子的弹道速度,使得晶体管具有更好的性能。
  • 通过SiN应力调制的极化匹配增强型晶体管及制备方法-202310877390.X
  • 王冲;李嘉卯;马晓华;李昂;刘凯;郝跃 - 西安电子科技大学
  • 2023-07-17 - 2023-10-24 - H01L29/78
  • 本发明公开了一种通过SiN应力调制的极化匹配增强型晶体管及制备方法,涉及微电子技术领域,包括:依次层叠设置的衬底、缓冲层、沟道层和势垒层;氮化硅层,位于势垒层上,氮化硅层包括凹槽;介质层,位于氮化硅层上,且覆盖凹槽;栅极,位于介质层上,且栅极在衬底上的正投影与凹槽在衬底上的正投影交叠;源极和漏极,分别位于栅极的两侧,且与栅极间隔排布。本发明能够增大栅极的击穿电压,使增强型器件的工作范围增加。
  • 具有辅助偏置电极的UMOSFET及其制作方法-202210346196.4
  • 段宝兴;邢蓝天;王彦东;杨银堂 - 西安电子科技大学
  • 2022-03-31 - 2023-10-24 - H01L29/78
  • 一种具有辅助偏置电极的UMOSFET及其制作方法,旨在缓解沟槽拐角处的电场集中,同时降低器件的比导通电阻。本发明包括兼作漏区的N+型衬底、N+型衬底的上表面形成的N型外延层;N型外延层纵向刻蚀沟槽形成U形结构;沟槽两侧的N型外延层上部通过离子注入自下而上设置有P型基区和源区;沟槽内壁纵向范围覆盖有栅氧化层;沟槽内设置有“凸”字形辅助偏置电极、包裹在辅助偏置电极的第一多晶硅层间介质层以及偏置电极氧化层,栅极与辅助偏置电极下部上端面之间填充有第二多晶硅层间介质层;源区上表面覆盖有源极,两个源极共接。该器件可以同时获得更高的击穿电压和更低的导通损耗,实现击穿电压与比导通电阻之间的良好折衷。
  • 一种沟槽栅超结MOSFET及其制作方法-202210386520.5
  • 李平;马荣耀 - 华润微电子(重庆)有限公司
  • 2022-04-11 - 2023-10-24 - H01L29/78
  • 本发明提供一种沟槽栅超结MOSFET及其制作方法,该沟槽栅超结MOSFET包括衬底、缓冲区、第一导电类型柱、第二导电类型柱、体区、源区、体接触区、沟槽栅结构、栅极结构、源极及漏极,其中,缓冲区堆叠于衬底的上方;第一导电类型柱及第二导电类型柱并列邻接于缓冲区的上表面;体区堆叠于第二导电类型柱上;源区与体接触区邻接且均位于体区的上表层;沟槽栅结构贯穿体区及体接触区并延伸至第二导电类型柱中;栅极结构位于第一导电类型柱的上表面;源极覆盖器件的上表面,漏极覆盖衬底的底面。本发明通过于超结MOSFET的体接触区中设置沟槽栅结构,使器件的击穿点位于沟槽栅结构下方,抑制寄生三极管的开启,增加器件的雪崩耐量。
  • 碳化硅半导体功率晶体管及制造其的方法-202210714181.9
  • 陈伟梵;蔡国基 - 力拓半导体股份有限公司
  • 2022-06-22 - 2023-10-24 - H01L29/78
  • 本发明提供一种碳化硅半导体功率晶体管和制造其的方法。本发明的碳化硅半导体功率晶体管包括由碳化硅(SiC)制成的衬底、设置在衬底上的漂移层,形成在漂移层上的栅极层、设置在漂移层中的多个第一井拾取区及多个第二井拾取区、多个源极电极以及多个接触件。多个V形槽形成在漂移层中。在各V形槽的底部处的栅极层中形成第一开口,在V形槽之间的漂移层的顶部处的栅极层中形成第二开口。多个接触件设置在第二开口内,以直接接触第二井拾取区。本发明提供优良的开关能量损失效能和开关可靠性。
  • 功率半导体器件-202280017485.8
  • G·罗马诺;L·克诺尔;Y·阿朗戈;S·沃思;A·米哈埃拉 - 日立能源瑞士股份公司
  • 2022-01-28 - 2023-10-24 - H01L29/78
  • 在至少一个实施例中,功率半导体器件(1)包括:半导体本体(2);在半导体本体(2)中的至少一个源极区域(21);在半导体本体(2)处的栅电极(3);在半导体本体(2)与栅电极(3)之间的栅极绝缘体(4、41、42);以及在所述至少一个源极区域(21)处和栅极绝缘体(4、41、42)处的至少一个阱区域(22),其中:栅极绝缘体(4、41、42)具有变化的介电电容,该介电电容在每种情况下都是介电常数与栅极绝缘体(4、41、42)在其特定位置处的几何厚度的商;并且所述至少一个阱区域(22)处的介电电容大于栅极绝缘体(4、42)的其余区域中的介电电容。
  • 一种超结MOSFET及其制作方法-202210356421.2
  • 李平;马荣耀 - 华润微电子(重庆)有限公司
  • 2022-03-30 - 2023-10-24 - H01L29/78
  • 本发明提供一种超结MOSFET及其制作方法,该超结MOSFET包括衬底、缓冲区、第一导电类型柱、第二导电类型柱、体区、源区、体接触区、栅极结构、源极及漏极,其中,缓冲区堆叠于衬底的上方;第一导电类型柱及第二导电类型并列邻接于缓冲区的上表面;体区堆叠于第二导电类型柱上;源区与体接触区邻接且均位于体区的上表层;栅极结构包括栅介质层、第一栅极及位于第一栅极两侧的第二栅极,源极覆盖器件的上表面,漏极覆盖衬底的底面。本发明通过对栅极结构的设计,第一导电类型的第一栅极及至少包括第二导电类型掺杂区的第二栅极代替栅极,降低了漏源电压较低时的米勒电容,不改变漏源电压较高时的米勒电容,且器件的导通电阻不变。
  • 半导体装置及其制造方法-202210361348.8
  • 陈劲甫 - 艾科微电子(深圳)有限公司
  • 2022-04-07 - 2023-10-24 - H01L29/78
  • 本发明公开半导体装置及其制造方法,包括基底、外延层、第一基体区、第一沟槽栅极结构、第一平面栅极、第一源极电极、第一源极区及漏极电极。外延层设置于基底上,第一基体区设置于外延层中,第一沟槽栅极结构设置于外延层中,沿着第一方向延伸且邻近第一基体区,第一平面栅极设置于外延层上,沿着第二方向延伸且至少部分位于第一基体区正上方,其中第二方向与第一方向间具有非零的夹角,第一源极电极设置于外延层上,且向下延伸至第一基体区中,第一源极区设置于第一基体区中,且至少部分邻接第一源极电极,漏极电极设置于基底下。
  • 半导体装置及其制造方法-202210361353.9
  • 陈劲甫 - 艾科微电子(深圳)有限公司
  • 2022-04-07 - 2023-10-24 - H01L29/78
  • 本发明公开半导体装置及其制造方法,包括第一导电类型的基底和阱区、沟槽、第一沟槽栅极、第二沟槽栅极、介电分隔部及介电衬层。阱区设置于基底内,沟槽设置于基底内,且位于阱区的正上方。第一和第二沟槽栅极彼此侧向分离,且设置于沟槽内。介电分隔部设置于沟槽内,且位于第一和第二沟槽栅极之间,其中介电分隔部的底面中心线区域向下突出,低于介电分隔部的底面两侧区域。介电衬层设置于沟槽内,且位于第一和第二沟槽栅极的底面下方,其中在第一和第二沟槽栅极的底面的水平线以下,介电分隔部的厚度大于介电衬层的厚度。
  • 具有内嵌沟道二极管的平面分离栅SiC MOSFET-202310843891.6
  • 赵琳娜;顾晓峰;鹿存莉;季颖 - 江南大学
  • 2023-07-11 - 2023-10-24 - H01L29/78
  • 本发明公开了一种具有内嵌沟道二极管的平面分离栅SiC MOSFET,属于半导体技术领域。该SiC MOSFET结构为分离栅极结构,在平面器件结构的基础上,内嵌了源极多晶硅结构,并与源极金属直接接触。通过在传统平面结构的基础上内嵌的源极多晶硅,使得器件的JFET区域变短,器件导通电阻增大。故为了降低器件的导通电阻,在栅极下方的JFET区域的浓度调大,宽度调大。正向导通时,相比于传统器件的两个导电沟道,本结构具有四个导电沟道。续流二极管的反向导通电压小于体二极管的反向导通电压,避免了体二极管的开启,降低了系统损耗。同时,避免了传统器件存在的双极退化效应,提高了器件的可靠性。
  • 存储装置-201910142958.7
  • 井野恒洋;上牟田雄一 - 铠侠股份有限公司
  • 2019-02-26 - 2023-10-24 - H01L29/78
  • 实施方式的存储装置具备:第1导电层;第2导电层;及第1层,设置在第1导电层与第2导电层之间,包含氧化铝,氧化铝含有选自由镁(Mg)、硅(Si)、铪(Hf)、钨(W)及钌(Ru)所组成的群中的至少一种第1元素,且氧化铝为铁电体。
  • 半导体结构及半导体结构的制作方法-202110755086.9
  • 孙雨萌;全钟声 - 长鑫存储技术有限公司
  • 2021-07-02 - 2023-10-24 - H01L29/78
  • 本发明实施例属于半导体制造技术领域,具体涉及一种半导体结构及半导体结构的制作方法。本发明实施例用以解决相关技术中半导体结构传输速度较低的问题。栅极结构设置在所述基底内部且位于源区和漏区之间,源区和漏区之间形成第一沟道结构和第二沟道结构,并且第一沟道结构和第二沟道结构设置于栅极结构的相对两侧,相比于将栅极设置在基底的表面上,本发明实施例中的导电沟道结构增多,从而提高了半导体结构的传输速度,提高了半导体器件性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top