[发明专利]非易失性存储器设备在审
| 申请号： | 202210775023.4 | 申请日： | 2022-07-01 |
| 公开（公告）号： | CN115643763A | 公开（公告）日： | 2023-01-24 |
| 发明（设计）人： | 金昶泛;金成勋 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B43/35 | 分类号： | H10B43/35;H10B43/40;H10B43/50;H10B43/20 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 梁栋国 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器设备包括第一半导体层和沿垂直方向布置的第二半导体层。第一半导体层包括多个存储器单元和沿第一方向延伸的多个金属线，所述多个金属线包括第一位线、第二位线、以及在第一位线和第二位线之间的共源线分接导线。第二半导体层包括连接到第一位线和第二位线的页缓冲器电路，并且页缓冲器电路包括：布置在第一位线的下方并电性连接到第一位线的第一晶体管、布置在第二位线的下方并电性连接到第二位线的第二晶体管、以及布置为在共源线分接导线的下方并与共源线分接导线重叠并且沿第一方向延伸的第一保护环。 | ||
| 搜索关键词： | 非易失性存储器 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210775023.4/，转载请声明来源钻瓜专利网。
- 上一篇：按键单元及电子设备
- 下一篇：分类测试方法、装置、设备、介质及程序产品
- 同类专利
- 用于3D NAND的选择栅极分离-202280019364.7
- 姜昌锡;北岛知彦;李吉镛;傅倩;康宋坤;越泽武仁;弗雷德里克·费什伯恩 - 应用材料公司
- 2022-03-30 - 2023-10-24 - H10B43/35
- 描述一种存储器串，其包括至少一个漏极选择栅极(SGD)晶体管及在延伸穿过基板上的存储器堆叠的垂直孔中的至少一个存储器晶体管。存储器堆叠包括交替的字线及介电材料。存在至少一个漏极选择栅极(SGD)晶体管，其在延伸穿过存储器堆叠的第一垂直孔中，漏极选择栅极(SGD)晶体管包括第一栅极材料。至少一个存储器晶体管在延伸穿过存储器堆叠的第二垂直孔中，至少一个存储器晶体管包括与第一栅极材料不同的第二栅极材料。
- 半导体存储器装置-202310074050.3
- 金宰浩;金在泽;高汉娜 - 爱思开海力士有限公司
- 2023-01-16 - 2023-10-24 - H10B43/35
- 本公开涉及半导体存储器装置，该半导体存储器装置包括：第二下绝缘层；虚设层叠物，其位于第二下绝缘层上；源极结构，其布置在与第二下绝缘层基本相同的高度；单元层叠物，其位于源极结构上；多个接触插塞，其穿过虚设层叠物；以及虚设接触件，其穿过虚设层叠物的一部分并布置在接触插塞之间。
- 三维存储装置及其制造方法-202180003863.2
- 王启光;蒲浩;李拓;赵英杰 - 长江存储科技有限责任公司
- 2021-11-03 - 2023-10-24 - H10B43/35
- 提供了三维(3D)NAND存储装置和方法。在一个方面中，一种制造方法包括形成层堆叠体、沟道孔、阻挡层、电荷陷阱层、隧道绝缘层和沟道层。电荷陷阱层的表面区域包括碳区域，所述碳区域包括特定量的碳元素。
- 半导体器件及其制造方法-202010096797.5
- 绪方完 - 瑞萨电子株式会社
- 2016-03-15 - 2023-10-24 - H10B43/35
- 本发明公开了一种半导体器件。在该半导体器件中，形成于存储器单元中的偏移间隔件由硅氧化物膜和硅氮化物膜的层压膜形成，并且硅氧化物膜特别地形成为与存储器栅极电极的侧壁以及电荷储存膜的侧端部分直接接触；另一方面，形成于MISFET中的偏移间隔件由硅氮化物膜形成。特别地在MISFET中，硅氮化物膜与栅极电极的侧壁以及高介电常数膜的侧端部分直接接触。
- 存储器装置以及制造该存储器装置的方法-201910738371.2
- 严大成 - 爱思开海力士有限公司
- 2019-08-12 - 2023-10-24 - H10B43/35
- 存储器装置以及制造该存储器装置的方法。一种垂直存储器装置包括：基板，其包括存储器单元区域和接触区域；多个栅极，其从存储器单元区域延伸到接触区域并且包括焊盘部分，多个所述焊盘部分是在接触区域中按照阶梯形状层叠的多个端部；多个接触插塞，其联接到栅极的焊盘部分；以及多个支撑件，其形成在栅极的焊盘部分下方。
- 存储器阵列和形成集成式组合件的方法-201910985190.X
- 金吴熙;J·D·霍普金斯;金昌汉 - 美光科技公司
- 2019-10-16 - 2023-10-24 - H10B43/35
- 本申请涉及存储器阵列和形成集成式组合件的方法。一些实施例包含具有交替的绝缘层级和字线层级的竖直堆叠的存储器阵列。所述字线层级包含具有末端的导电字线材料。电荷阻挡材料沿着所述导电字线材料的所述末端并且具有第一竖直面。所述绝缘层级具有含第二竖直面的末端。所述第二竖直面相对于所述第一竖直面侧向偏移。电荷捕集材料沿着所述第一竖直面，并且部分地沿着所述第二竖直面延伸。所述电荷捕集材料被配置成通过间隙彼此竖直间隔开的段。电荷隧穿材料沿着所述电荷捕集材料的所述段延伸。沟道材料沿着所述堆叠竖直延伸，并且通过所述电荷隧穿材料与所述电荷捕集材料间隔开。所述沟道材料延伸到所述间隙中。一些实施例包含形成集成式组合件的方法。
- 嵌入式镜像位SONOS存储器的工艺方法-202010893760.5
- 王宁 - 上海华虹宏力半导体制造有限公司
- 2020-08-31 - 2023-10-24 - H10B43/35
- 本发明公开了一种嵌入式镜像位SONOS存储器的工艺方法：在半导体衬底上淀积衬垫氧化层和氮化硅层；使氮化硅层图案化；对暴露出的衬垫氧化层进行刻蚀；生长一层ONO层；淀积第一多晶硅层并进行CMP工艺及刻蚀；第一氧化层生长及刻蚀；第一多晶硅层进行二次刻蚀；对ONO层进行刻蚀；第二氧化层生长；淀积第二多晶硅层并对第二多晶硅层进行CMP工艺；移除氮化硅层及衬垫氧化层；第三氧化层及第三多晶硅层的生长及刻蚀。本发明通过调整光刻定义的范围，将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度，单个存储管的宽度由氧化层的淀积厚度来自对准定义，可以在光刻能力有限的情况下，实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
- 嵌入式镜像位SONOS存储器的工艺方法-202010894114.0
- 王宁 - 上海华虹宏力半导体制造有限公司
- 2020-08-31 - 2023-10-24 - H10B43/35
- 本发明公开了一种嵌入式镜像位SONOS存储器的工艺方法：在半导体衬底上淀积衬垫氧化层和氮化硅层；光刻及刻蚀使氮化硅层图案化；对暴露出的衬垫氧化层进行刻蚀；再整体生长一层ONO层；淀积第一多晶硅层；对第一多晶硅层进行刻蚀，以及对ONO层进行刻蚀；生长选择管氧化硅层；淀积第二多晶硅层并进行CMP工艺以及刻蚀；去除氮化硅层以及氮化硅层底部的衬垫氧化层；生长逻辑氧化层；淀积第三多晶硅层并进行刻蚀。本发明通过调整光刻定义的范围，将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度，单个存储管的宽度由多晶硅栅极的生长厚度来自对准定义，可以在光刻能力有限的情况下，实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
- 半导体器件及其制造方法-201810585838.X
- 金光洙;金容锡;金泰勋;裵敏敬;张在薰;金森宏治 - 三星电子株式会社
- 2018-06-08 - 2023-10-24 - H10B43/35
- 本公开提供了半导体器件及其制造方法。一种半导体器件包括：在基板上的多个沟道结构，每个沟道结构在垂直于基板的第一方向上延伸并具有栅极绝缘层和沟道层；公共源极延伸区，包括具有n型导电性的第一半导体层，在基板和沟道结构之间；多个栅电极，在公共源极延伸区上并在每个沟道结构的侧壁上在第一方向上彼此间隔开；以及在基板上的公共源极区，与公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中每个沟道结构的栅极绝缘层延伸以覆盖公共源极延伸区的上表面以及底表面的至少一部分。
- 包含双偶极阻挡电介质层的三维平面存储器装置及其制造方法-201980006261.5
- 西川昌利;榊原清彦 - 桑迪士克科技有限责任公司
- 2019-05-17 - 2023-10-24 - H10B43/35
- 一种三维存储器装置包含：绝缘条带和导电条带的交替堆叠，其位于衬底上方并且通过线型沟槽彼此横向间隔开，所述线型沟槽沿着第一水平方向横向延伸并且沿着第二水平方向间隔开；以及存储器堆叠结构，其布置成沿着所述第一水平方向延伸的行。每一行存储器堆叠结构位于所述线型沟槽的相应侧壁上。所述存储器堆叠结构中的每一个包含竖直半导体通道、接触所述竖直半导体通道的隧穿电介质、接触所述隧穿电介质的电荷存储层，以及复合阻挡电介质。所述复合阻挡电介质包含第一含偶极的阻挡电介质层堆叠、均质阻挡电介质层以及第二含偶极的阻挡电介质层堆叠。
- 三维存储器件及其形成方法-202180002722.9
- 杨远程;周文犀;夏志良;刘威 - 长江存储科技有限责任公司
- 2021-06-30 - 2023-10-20 - H10B43/35
- 一种三维(3D)存储器件包括第一衬底、第一半导体结构和第二半导体结构。第一半导体结构设置在第一衬底上。第一半导体结构包括第二衬底和设置在第二衬底之上的外围器件，并且外围器件面向第一衬底形成。第二半导体结构设置在第一半导体结构上。第二半导体结构包括掺杂半导体层和设置在掺杂半导体层和第一半导体结构之间的存储器阵列结构。
- 半导体存储装置-201910686901.3
- 高桥好明;鹤户孝博;樱井清史 - 铠侠股份有限公司
- 2019-07-29 - 2023-10-20 - H10B43/35
- 实施方式的半导体存储装置具有形成于存储单元阵列与半导体基板之间的布线层并沿第1方向延伸的第1高电位布线、第2高电位布线、第1低电位布线、第2低电位布线、第1分支布线以及第2分支布线。第1分支布线与第1低电位布线电连接，在第1低电位布线的与第1方向正交的第2方向上的一侧与第1低电位布线相邻。第2分支布线与第2低电位布线电连接，在第2低电位布线的第2方向上的另一侧与第2低电位布线相邻。第1过孔设置成与第1分支布线相接，第2过孔设置成与第2分支布线相接。
- 形成包括含氘电介质材料的电子装置的方法以及相关电子装置及系统-202280014829.X
- M·西迪克;T·H·金;郑珪捧 - 美光科技公司
- 2022-02-04 - 2023-10-17 - H10B43/35
- 本发明提供一种形成电子装置的方法，其包括形成包括硅氢键的初始电介质材料。使氘源气体及氧源气体起反应以产生氘物种，且使所述初始电介质材料暴露于所述氘物种。将所述氘物种的氘并入到所述初始电介质材料中以形成含氘电介质材料。本发明还公开额外方法以及包括所述含氘电介质材料的电子装置及系统。
- 3D存储器件及其制造方法-202010018346.X
- 汤召辉 - 长江存储科技有限责任公司
- 2020-01-08 - 2023-10-17 - H10B43/35
- 本申请公开了一种3D存储器件及其制造方法。所述3D存储器件的制造方法包括：在衬底上形成第一叠层结构，所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述第一叠层结构的沟道孔，所述沟道孔延伸至所述衬底中；在所述沟道孔的底部形成外延层；形成覆盖所述沟道孔的侧壁以及所述外延层的顶表面上的功能层和所述保护层，其中，所述保护层为多晶硅层；去除部分的所述功能层和所述保护层以形成开口以暴露出所述外延层的表面；在所述沟道孔的侧壁上形成沟道结构。本申请采用多晶硅作为保护层，提高氢氧化铵的刻蚀速率，减少刻蚀时间，可以防止外延层的过多损耗，从而提高3D存储器件的良率和可靠性。
- 存储器设备-202223401865.8
- 田上政由;中塚圭祐 - 铠侠股份有限公司
- 2022-12-19 - 2023-10-17 - H10B43/35
- 一实施方式的存储器设备具备：衬底；多个第1导电体层，在第1方向上相互分开排列；第2导电体层及第3导电体层，在衬底与多个第1导电体层之间分别沿第2方向延伸，且在第2方向上相互分开排列；多个第4导电体层，相对于多个第1导电体层而在衬底的相反侧在第1方向上相互分开排列；第5导电体层，在多个第1导电体层与多个第4导电体层之间沿第2方向延伸；第1存储器柱，沿第1方向延伸且与多个第1导电体层交叉，连接于第2导电体层或第3导电体层；第2存储器柱，沿第1方向延伸且与多个第4导电体层交叉，连接于第5导电体层；及第1配线，连接第5导电体层与衬底之间。第1配线包含接点，该接点在第2导电体层与第3导电体层之间沿第1方向延伸，且与多个第1导电体层交叉。
- 半导体器件-201910052369.X
- 金兑炅;薛光洙;曹盛纯;许星会;姜真泰 - 三星电子株式会社
- 2014-09-02 - 2023-10-13 - H10B43/35
- 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
- 半导体装置-201810817123.2
- 水谷斉治;峯村洋一 - 铠侠股份有限公司
- 2018-07-24 - 2023-10-13 - H10B43/35
- 实施形态提供一种能够将积层体中的导电层低电阻化的半导体装置。实施形态的半导体装置包括：基体部、积层体、板状部、及第1～第3柱状部。所述积层体设置在所述基体部上。所述板状部是从所述积层体的上端起到所述基体部为止设置在所述积层体内。所述第1～第3柱状部是从所述积层体的上端起到所述基体部为止设置在所述积层体内。所述第2柱状部在所述第1方向上位于和所述第1柱状部隔开的位置。所述第3柱状部在所述第1方向上和所述第1柱状部及所述第2柱状部的每个对齐排列。所述第3柱状部和所述第1柱状部的间距为第1间距。所述第3柱状部和所述第2柱状部的间距是比所述第1间距宽的第2间距。
- 半导体装置、半导体存储装置及半导体装置的制造方法-202210854398.X
- 高须庆之;中岛史晴 - 铠侠股份有限公司
- 2022-07-08 - 2023-10-10 - H10B43/35
- 半导体装置包括第1导电体(25a)、第2导电体(25b)及第1绝缘体(DP)。第1导电体包括在第1方向上延伸的第1部分(HL)和包括从第1部分的端部在与第1方向交叉的第2方向上延伸的部分的第1焊盘部(PP1‑L)。第2导电体包括在第1方向上延伸的第2部分(HL)、从第2部分的端部在第2方向上延伸的第3部分(VL)及包括从第3部分的端部在第1方向上延伸的部分的第2焊盘部(PP2‑L)。第1绝缘体在第1方向上与第2焊盘部相邻。第1焊盘部包括在第1方向上相互相邻的第1及第2子部分，第1及第2子部分各自包括第1焊盘部的第2方向上的一端部分(BP)和另一端部分(TP)，第1子部分在第2方向上与第2焊盘部相邻，第2子部分在第2方向上与第1绝缘体相邻。第2子部分的沿着第2方向的长度(LH2)比第1子部分的沿着第2方向的长度(LH1)短。
- 存储装置-202210835319.0
- 前嶋洋;桥本寿文 - 铠侠股份有限公司
- 2022-07-15 - 2023-10-10 - H10B43/35
- 一实施方式的存储装置包含第1导电体、第1存储器柱、第2导电体、第3导电体、第2存储器柱、第4导电体及第5导电体。第1导电体沿着第1轴及第2轴扩展。第1存储器柱设置在第1导电体的内部，包含第1半导体及第1半导体周围的电荷蓄积层。第2导电体沿着第2轴延伸，与第1存储器柱相接。第3导电体沿着第1轴及第2轴扩展，且沿着第2轴与第1导电体留有间隔地排列。第2存储器柱设置在第3导电体的内部，包含第2半导体及第2半导体周围的电荷蓄积层。第4导电体沿着第2轴延伸，与第2存储器柱相接。第5导电体沿着第2轴延伸，与第1存储器柱及第2存储器柱连接。
- 半导体器件-202210841231.X
- 冈田信彬 - 铠侠股份有限公司
- 2022-07-18 - 2023-10-10 - H10B43/35
- 实施方式提供能够实现制造的效率化的存储器器件。实施方式的半导体器件具备：第一芯片(10)，包含第一通孔(VB)；以及第二芯片(11)，包含第二通孔(CB)，经由通孔(VB)、(CB)与第一芯片电连接，且在与第一面(BF)垂直的第一方向上与第一芯片重叠。第一通孔具有沿着与第一面平行的第二方向的第一边(S1)、以及沿着与第一面平行且与第二方向交叉的第三方向的第二边(S2)，第二通孔具有沿着第三方向的第三边(S3)、以及沿着第二方向的第四边(S4)。第一边的尺寸(L1)比第二边的尺寸(W1)大，第三边的尺寸(L2)比所述第四边的尺寸(W2)大，第一通孔以第一边与第三边交叉的方式与所述第二通孔接触。
- 半导体存储装置-201810839938.0
- 村田威史;中久保义则;早坂浩昭;山本直树 - 铠侠股份有限公司
- 2018-07-27 - 2023-10-10 - H10B43/35
- 实施方式提供一种能够提高可靠性的半导体存储装置。实施方式的半导体存储装置包含：第1绝缘层(11)，形成在半导体衬底(10)的上方；金属层(12)；密接层(13)，形成在金属层(12)的第1区域上；导电层(14)，形成在金属层(12)的第2区域上及密接层(13)上；第2绝缘层(15)，形成在导电层(14)上；多个配线层(18)，分别隔开地积层于第2绝缘层(15)的上方；半导体层(20)，在与半导体衬底(10)垂直的第1方向上延伸，底面连接于导电层(14)；存储部(MT)，配置在多个配线层(18)中的至少一个与半导体层(20)之间；以及狭缝(SLT)，在第2区域的上方在第1方向上延伸，侧面与多个配线层(18)相接且底面到达至导电层(14)，在内部配置着绝缘材料。
- 存储器装置以及该存储器装置的制造方法-202211198138.8
- 金哲永;宾真户;金铉燮;柳泳兑 - 爱思开海力士有限公司
- 2022-09-29 - 2023-09-29 - H10B43/35
- 本申请涉及存储器装置以及该存储器装置的制造方法。提供了一种存储器装置及存储器装置的制造方法。存储器装置包括源极结构以及在源极结构上方的层叠结构，层叠结构包括插塞和狭缝，其中狭缝包括连接到源极结构的源极接触件。
- 半导体存储装置及其制造方法-202211078721.5
- 山田健太;满野阳介;铃木拓也;北本克征;小宫谦 - 铠侠股份有限公司
- 2022-09-05 - 2023-09-29 - H10B43/35
- 本发明的实施方式涉及半导体存储装置及其制造方法。实施方式的半导体存储装置(1)包括设置在基板(11)上的处理电路(12)、与处理电路(12)相连接的多个贴合电极(P2)以及与多个贴合电极(P2)相连接的多个贴合电极(P1)。另外，也包括与多个贴合电极(P1)相连接的存储单元阵列(110)。存储单元阵列(110)包括块(BLK)，块(BLK)包括串单元(SU)。各串单元(SU)包括多个存储单元(MT)和将隔着绝缘层(20b)层叠多个电极层(20a)而形成的层叠体(20)贯通的多个柱状部(CL)。半导体存储装置(1)具有缝隙(STD)，该缝隙(STD)按各串单元(SU)将与多个存储单元(MT)的一部分电连接的源极线(SL)和与存储单元(MT)的其它一部分电连接的源极线(SL)绝缘。
- 半导体存储装置-202210740187.3
- 关春海;铃木正道;田中玲华;太田健介;东悠介 - 铠侠股份有限公司
- 2022-06-27 - 2023-09-29 - H10B43/35
- 实施方式的半导体存储装置具备：层叠体，其在第1方向上交替地层叠了栅电极层和第1绝缘层而成；半导体层，其设置在层叠体中，在第1方向上延伸；第2绝缘层，其设置在半导体层与层叠体之间；第3绝缘层，其设置在第2绝缘层与层叠体之间；以及第1层，其设置在第2绝缘层与第3绝缘层之间，含有硅即Si和氮即N，包括栅电极层与半导体层之间的第1区域和第1绝缘层与半导体层之间的第2区域，第1区域含有氟即F或者不含有氟即F，第2区域含有氟即F，第2区域的氟浓度比第1区域的氟浓度高。
- 存储器装置及该存储器装置的制造方法-202211323174.2
- 韩允哲 - 爱思开海力士有限公司
- 2022-10-27 - 2023-09-29 - H10B43/35
- 本申请涉及存储器装置及该存储器装置的制造方法。一种存储器装置包括交替地层叠在下结构上的隔离层和栅结构、以及贯穿隔离层和栅结构的隧道隔离层。存储器装置还包括沿隧道隔离层的内壁形成的沟道层；以及沿沟道层的内壁形成的芯插塞。每个栅结构包括：围绕隧道隔离层的外壁的浮置栅；围绕浮置栅的外壁的第一介电层；围绕第一介电层的外壁的第二介电层；围绕第二介电层的外壁的第三介电层；以及形成在隔离层之间的选通线，选通线填充被第三介电层至少部分地围绕的区域。
- 存储器装置和制造该存储器装置的方法-202211324520.9
- 金哲永;宾真户;白知娟;郑智慧 - 爱思开海力士有限公司
- 2022-10-27 - 2023-09-29 - H10B43/35
- 提供了一种存储器装置和制造该存储器装置的方法。该存储器装置包括：源极线；层叠结构，其形成在源极线上；单元插塞，其贯穿层叠结构并且接触源极线；狭缝，其分离层叠结构；源极接触部，其形成在狭缝中，并且源极接触部与源极线接触；以及补偿插塞，其在源极线中形成在单元插塞下方，其中，补偿插塞包含比源极线中包含的杂质具有更高浓度的杂质。
- 半导体器件和包括半导体器件的海量数据存储系统-202211630158.8
- 李耀翰;金埰勋;柳载德;赵志虎 - 三星电子株式会社
- 2022-12-13 - 2023-09-29 - H10B43/35
- 一种半导体器件，包括：CSL驱动器，在衬底上；CSP，在CSL驱动器上；栅电极结构，在CSP上并且包括在垂直于衬底上表面的第一方向上彼此间隔开的栅电极，每一个栅电极在平行于衬底上表面第二方向上延伸；存储器沟道结构，在CSP上并且延伸穿过栅电极结构并连接到CSP；第一上布线结构，接触CSP的上表面；第一贯通过孔，沿第一方向延伸穿过CSP并电连接到第一上布线结构和CSL驱动器，但不接触CSP；以及虚设布线结构，接触CSP的上表面，但不电连接到CSL驱动器。
- 具有多层级漏极选择电极的三维存储器器件及其形成方法-202280015796.0
- 飞冈晃洋;清水悟;崔志欣 - 桑迪士克科技有限责任公司
- 2022-03-15 - 2023-09-29 - H10B43/35
- 一种三维存储器器件包括：绝缘层和导电层的交替堆叠，其中该导电层包括字线层级导电层和位于该字线层级导电层上方的漏极选择层级导电层；竖直延伸穿过该交替堆叠的存储器开口填充结构；以及漏极选择层级接触通孔结构。该漏极选择层级接触结构中的第一漏极选择层级接触结构直接接触该漏极选择层级导电层中的彼此竖直间隔开的至少前两个漏极选择层级导电层。该漏极选择层级接触结构中的第二漏极选择层级接触结构直接接触该漏极选择层级导电层中的至少接下来两个漏极选择层级导电层，该接下来两个漏极选择层级导电层彼此竖直间隔开并且位于该漏极选择层级导电层中的至少该前两个漏极选择层级导电层下方。
- 用于选择三维存储器阵列中的块的横向晶体管及其形成方法-202180093765.2
- 矢田信介 - 桑迪士克科技有限责任公司
- 2021-11-09 - 2023-09-29 - H10B43/35
- 一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器开口填充结构，该存储器开口填充结构包括延伸穿过存储器阵列区中的该交替堆叠的相应竖直半导体沟道和存储器元件的相应竖直堆叠；通孔接触结构，该通孔接触结构在楼梯区中的每个阶梯处接触该导电层的阶梯式表面；以及接入晶体管的竖直堆叠，该竖直堆叠位于该楼梯区与该存储器阵列区之间。
- 半导体存储器装置-201910833387.1
- 森健雄;寺田隆司 - 铠侠股份有限公司
- 2019-09-04 - 2023-09-29 - H10B43/35
- 根据一个实施例，一种半导体存储器装置包含：第一互连层；第二互连层；第一存储器导柱，其延伸穿过所述第一互连层；第二存储器导柱，其延伸穿过所述第二互连层；第一膜，其提供于所述第一互连层上方，具有对应于所述第一互连层的平面形状且在所述第一方向上延伸；以及第二膜，其提供于所述第二互连层上方，在所述第二方向上与所述第一膜分开，具有对应于所述第二互连层的平面形状且在所述第一方向上延伸。所述第一和第二膜具有高于氧化硅膜的压缩应力。
- 专利分类
