[发明专利]非易失性存储器装置、操作控制器和操作存储装置的方法在审

专利信息
申请号: 202210361598.1 申请日: 2022-04-07
公开(公告)号: CN115440279A 公开(公告)日: 2022-12-06
发明(设计)人: 车相守;李世雄;千允洙 申请(专利权)人: 三星电子株式会社
主分类号: G11C16/26 分类号: G11C16/26;G11C16/34;G11C29/42;G11C16/04;G06F3/06
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 刘林果;张川绪
地址: 韩国京畿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了非易失性存储器装置、操作控制器和操作存储装置的方法。所述操作控制器的方法包括:根据来自主机的读取请求,将第一命令随机地发送到非易失性存储器装置;从非易失性存储器装置接收与第一命令对应的第一读取数据;确定第一读取数据的第一错误位的数量是否大于第一参考值;当第一错误位的数量不大于第一参考值时,确定第一错误位的数量是否大于第二参考值;当第一错误位的数量大于第二参考值时,将目标字线存储在健康缓冲器中;将第二命令周期性地发送到非易失性存储器装置;以及从非易失性存储器装置接收与第二命令对应的第二读取数据。
搜索关键词: 非易失性存储器 装置 操作 控制器 存储 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202210361598.1/,转载请声明来源钻瓜专利网。

同类专利
  • 数据读取方法、装置、设备及可读存储介质-202310254874.9
  • 任子木 - 腾讯科技(深圳)有限公司
  • 2023-03-09 - 2023-10-27 - G11C16/26
  • 本申请公开了一种数据读取方法、装置、设备及可读存储介质,属于计算机技术领域。方法包括:获取第一权重读请求和第一特征映射读请求;获取参考状态标识,参考状态标识表征参考延迟时间后脉动阵列中权重属性寄存器的状态;若参考状态标识满足第一条件,基于第一权重读请求将存储单元存储的权重属性数据读取至脉动阵列;若参考状态标识满足第二条件,基于第一特征映射读请求将存储单元存储的特征映射属性数据读取至脉动阵列,脉动阵列用于对权重属性数据和特征映射属性数据进行计算。相对于队列所需的寄存资源来说,参考状态标识所需的寄存资源更少。该方法可应用于芯片中,由于寄存资源越少芯片面积越小,因此能降低芯片面积。
  • 读取电压调整方法、存储装置及存储器控制电路单元-202310054448.0
  • 林晓宜;曾士家;唐晨扬;徐士杰;林纬 - 群联电子股份有限公司
  • 2023-02-03 - 2023-10-27 - G11C16/26
  • 本发明提供一种读取电压调整方法、存储器存储装置及存储器控制电路单元。所述方法包括:发送写入指令序列,其指示程序化可复写式非易失性存储器模块中的多个第一存储单元;发送第一读取指令序列,其指示使用第一读取电压电平读取经程序化的第一存储单元,以获得第一计数信息;取得对应于第一读取电压电平的第一补偿信息,其反映将第一存储单元平均程序化至多个状态的误差;以及根据第一计数信息、第一补偿信息及对应于第一读取电压电平的预设计数信息,调整第一读取电压电平。由此,可提高读取电压电平的校正效率。
  • 半导体存储装置及其数据读出方法-201910015555.6
  • 犬塚雄贵;中里高明 - 铠侠股份有限公司
  • 2019-01-08 - 2023-10-27 - G11C16/26
  • 实施方式提供一种使存储容量增加的半导体存储装置及其数据读出方法。实施方式的半导体存储装置具备存储单元,该存储单元具有:第1电阻变化元件,能够在第1状态与电阻值比所述第1状态高的第2状态之间变化;及第2电阻变化元件,与所述第1电阻变化元件串联连接,能够在第3状态与电阻值比所述第3状态高的第4状态之间变化。所述存储单元在第1阈值电流及第1阈值电压下,发生第1急速折回,在大于所述第1阈值电流的第2阈值电流、及大于所述第1阈值电压的第2阈值电压下,发生第2急速折回。
  • 半导体存储装置-201910743609.0
  • 野吕宽洋;越智悠介;杉本贵宏;金川直晃 - 铠侠股份有限公司
  • 2019-08-13 - 2023-10-27 - G11C16/26
  • 实施方式提供一种能提高可靠性的半导体存储装置。根据实施方式,本发明的半导体存储装置具备:主数据总线(MDB),包含能在具有多个存储单元的存储单元阵列与串行/并行转换电路(12)之间分别并列传输数据信号的第1及第2数据线(200);第1及第2中继缓冲器电路(19),设置在第1数据线;及第3中继缓冲器电路(19),设置在第2数据线(200)。主数据总线包含第1配线部,该第1配线部是沿着第1方向而设置,第1及第2缓冲器相互分隔而设置在第1配线部中的第1数据线,第3缓冲器设置在第1配线部中的第2数据线,第1至第3缓冲器的沿着第1方向的位置互不相同。
  • 半导体存储装置-202210936472.2
  • 萩原洋介;白石圭 - 铠侠股份有限公司
  • 2022-08-05 - 2023-10-24 - G11C16/26
  • 本发明提供一种半导体存储装置,尽管构成为能够进行切换信号的占空比的修正,却仍能抑制大型化。半导体存储装置(2)具备:比较器(51),产生并输出与来自外部的读取赋能信号(RE)同步切换的信号(RE_in);及修正电路(60),调整信号(RE_in)的占空比。修正电路(60)具有与比较器(51)的第1输出部(513)连接的可变电流源(61)、及与比较器(51)的第2输出部(514)连接的可变电流源(62),通过调整从电流源(61、62)输出的电流的大小,来调整信号(/RE_c、RE_c)的占空比。
  • 半导体存储装置-201910176923.5
  • 鎌田义彦;児玉择洋;石崎佑树;出口阳子 - 铠侠股份有限公司
  • 2019-03-08 - 2023-10-20 - G11C16/26
  • 实施方式提供一种能够高速动作的半导体存储装置。实施方式的半导体存储装置(1)具备:第1存储单元,能够保存第1数据;以及控制电路,构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压,在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。
  • 嵌入式快闪存储单元数据读取电路-202010210569.6
  • 黄明永;肖军 - 上海华虹宏力半导体制造有限公司
  • 2020-03-24 - 2023-10-20 - G11C16/26
  • 本申请涉及存储器技术领域,具体涉及一种嵌入式快闪存储单元数据读取电路。包括:开关电路、电流钳位电路、电流镜像电路、参考电流源、预充电电路和比较电路;开关电路包括传输门,传输门的一传输端通过位线连接嵌入式快闪存储单元的漏极,传输门的另一端连接电流钳位电路的检测端;传输门在第一控制端接收到第一开关控制电压,和/或第二控制端接收到第二开关控制电压时导通;电流钳位电路的响应端连接数据节点;电流镜像电路连接参考电流源和数据节点;预充电电路的输出端连接数据节点;比较电路的一输入端连接数据节点,另一输入端连接参考电压。本申请通过其电路结构能够解决相关技术中因开关控制电压过小而使得开关电路无法正常连通的问题。
  • 非易失性存储器装置及其读出方法-201811019623.8
  • 刘忠昊;边大锡;方真培;李仟颜 - 三星电子株式会社
  • 2018-09-03 - 2023-10-20 - G11C16/26
  • 一种非易失性存储器装置包括多电平单元。所述非易失性存储器装置的读出方法包括:在第一预充电间隔期间,对位线和感测输出节点进行预充电;通过在第一发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态;将所述感测输出节点预充电至第二感测输出预充电电压;以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第二电压电平,从与所述第一状态相邻的第二状态识别所选择的存储器单元的所述第一状态。
  • 读控制电路-202310695146.1
  • 杨光军 - 上海华虹宏力半导体制造有限公司
  • 2023-06-13 - 2023-10-13 - G11C16/26
  • 本发明公开了一种读控制电路包括:灵敏放大器,多个锁存器,数据判断器。灵敏放大器的输出端同时连接到各锁存器的输入端。各锁存器的控制端分别连接一个全局时钟信号。各锁存器的输出端分别连接到数据判断器的一个输入端。在读取阶段中:灵敏放大器的输出端输出读取放大电压。各锁存器在所连接的全局时钟信号有效时进入取样输出阶段且在取样输出阶段形成一位由读取放大电压确定的第一读取数字信号。各锁存器的取样输出阶段依次错开。数据判断器对各第一读取数字信号进行逻辑运算得到第二读取数字信号,逻辑运算实现第二读取数字信号取各第一读取数字信号中出现次数多的值。本发明是能防止出现读错误,提高读数据的稳定性。
  • 读定时电路-202310696819.5
  • 杨光军 - 上海华虹宏力半导体制造有限公司
  • 2023-06-13 - 2023-10-13 - G11C16/26
  • 本发明公开了一种读定时电路包括:反相延时单元和反相器。反相延时单元的输入端连接输入信号,输出端为中间节点并输出中间信号。反相器的输入端连接中间节点,输出端输出第一输出信号。反相延时单元包括第一上拉路径、第一下拉路径和第一电容。第一电容连接在中间节点和地之间。第一下拉路径中设置有第一下拉电阻。中间节点通过第一下拉电阻和第一电容形成的第一RC电路放电。反相器电源端连接电源电压。在电源电压和中间节点之间连接有第二电容;在电源电压具有噪声波动时,第二电容保持电源电压和中间信号之间的电压差不变,以消除第一输出信号中的毛刺。本发明是能在翻转点附近消除由电源噪声而产生的输出信号毛刺,提高电路的稳定性。
  • nor flash的读取方法、装置、存储芯片及设备-202310766806.0
  • 韩志永;王晨辉 - 芯天下技术股份有限公司;上海芯存天下电子科技有限公司
  • 2023-06-27 - 2023-10-13 - G11C16/26
  • 本发明涉及存储芯片技术领域,具体公开了一种nor flash的读取方法、装置、存储芯片及设备,其中,读取方法包括步骤:在接收到指令信息中第一位代码且该代码与读取指令对应时,打开预读取使能以将待操作区域的存储数据输出到数据总线上;在接收到完整的指令信息后,若指令信息为读取指令,输出数据总线上的存储数据;若指令信息为非读取指令,关闭预读取使能并清除数据总线上的存储数据;该读取方法在出现疑似为读取指令的指令信息时,基于预读取使能提前将待操作区域的存储数据输出到数据总线上,使得指令信息确定为读取指令时,便能直接输出数据总线上的数据以完成该数据读取操作,有效提高了nor flash的读取效率。
  • 非易失性存储器件的读取电路和方法-201811180366.6
  • C·鲍里诺;A·康特;A·R·M·里帕尼 - 意法半导体股份有限公司
  • 2018-10-10 - 2023-10-13 - G11C16/26
  • 本公开的实施例涉及非易失性存储器件的读取电路和方法。感测放大器电路可以与具有存储器阵列的非易失性存储器器件一起使用,该存储器阵列具有布置在字线和位线中并且耦合到相应源极线的存储器单元。该电路具有第一电路分支和第二电路分支,其在对存储在存储器单元中的数据的读取步骤期间在相应的第一比较输入和第二比较输入上接收来自与存储器单元相关联的位线的单元电流和参考电流,所述参考电流在差分读取操作中来自参考位线或者在单端读取操作中来自参考电流发生器。在数据读取步骤期间,第一和第二电路分支根据单元电流和参考电流之间的差值产生第一输出电压和第二输出电压。
  • 通过基于选定字线修改沟道放电的持续时间来减少双层存储器设备中的读取干扰-201980006612.2
  • 陈宏燕;赵伟;董颖达 - 桑迪士克科技有限责任公司
  • 2019-08-23 - 2023-10-10 - G11C16/26
  • 本发明题为“通过基于选定字线修改沟道放电的持续时间来减少双层存储器设备中的读取干扰”。本发明公开了用于减少具有由接口分开的下层和上层的双层堆叠中的存储器单元的读取干扰的技术。在读取操作中,NAND串的沟道在读取选定存储器单元之前放电。放电周期基于选定字线在存储器单元的堆叠或块中的位置来设置。放电周期在选定字线在下层中时比在上层中时长。另外,放电周期在选定字线在下层的顶部处时比在下层的底部处时长。增加放电的其它选项包括根据选定字线的位置在放电周期期间增大字线电压的斜升速率和峰值电平。
  • 存储器系统和确定半导体存储器的最佳读取电压的方法-202211209818.5
  • 中川贵史 - 铠侠股份有限公司
  • 2022-09-30 - 2023-09-26 - G11C16/26
  • 本公开涉及存储器系统和确定半导体存储器的最佳读取电压的方法。实施例提供了具有改善的可靠性的存储器系统和确定半导体存储器的最佳读取电压的方法。一种存储器系统包括第一和第二存储器基元以及控制器,该控制器被配置为将具有第一值的数据写入第一存储器基元中并且将具有第二值的数据写入第二存储器基元中,通过执行跟踪过程确定第一电压,以及使用第一电压从存储器基元读取数据。在跟踪过程中,控制器执行多次读取操作以确定存储器基元的第一分布,基于第一分布估计第一存储器基元的第二分布,基于第一分布和第二分布之间的差异计算第二存储器基元的第三分布,并基于第二分布和第三分布将第三电压内的电压确定为第一电压。
  • 半导体存储装置-202210704968.7
  • 林真太郎;阿部光弘;金川直晃 - 铠侠股份有限公司
  • 2022-06-21 - 2023-09-22 - G11C16/26
  • 本发明的实施方式提供一种能稳定地输出读出数据的半导体存储装置。本发明的半导体存储装置(2)的定序器(41)将与存储器控制器(1)所请求的数据不同的非正规数据作为与最初以指定次数接收到的各读出信号对应的数据,使其从第2保存部(520)向输出部发送,将存储器控制器(1)所请求的数据即正规数据作为与后来所接收到的读出信号对应的数据,使其从第2保存部(520)向所述输出部发送。定序器(41)通过根据所述指定次数预先调整读指针(Rptr),而使非正规数据从第2保存部(520)发送,所述读指针(Rptr)指示第2保存部(520)内保存的多个数据中接下来要向输出部发送的数据的保存位置。
  • 存储器系统-202210696772.8
  • 柴崎健太;进藤佳彦;平嶋康伯;菅原昭雄;长坂繁辉;中村大;萩原洋介 - 铠侠股份有限公司
  • 2022-06-20 - 2023-09-22 - G11C16/26
  • 实施方式提高存储器系统的处理能力。根据实施方式,存储器系统包括包含存储单元阵列(111)的存储器芯片(11)、及控制存储器芯片的存储器控制器(20)。在存储单元阵列中,存储在存储器芯片启动时执行的第1动作(POR)中所使用的第1数据(芯片启动数据)。存储器芯片在从存储器控制器接收到第1数据的情况下,在第1动作中不从存储单元阵列读出第1数据,而在未从存储器控制器接收到第1数据的情况下,在第1动作中从存储单元阵列读出第1数据。
  • 存储器读取操作方法、存储器控制器及存储系统操作方法-201711207662.6
  • 韩一洙 - 三星电子株式会社
  • 2017-11-27 - 2023-09-22 - G11C16/26
  • 一种存储器读取操作方法、存储器控制器及存储系统操作方法,所述方法包含:通过使用读取电压水平确定信息和读取环境信息从多个防御代码中选择至少一个第一选择防御代码,所述读取环境信息包含分别对应于多个因素的值;基于所述第一选择防御代码确定用于执行读取操作的读取电压的水平;以及通过使用具有所述确定的水平的读取电压执行读取操作。通过执行选择防御代码,可确定读取电压的最佳水平或期望水平。
  • 存储器系统-202310127957.1
  • 初田幸辅 - 铠侠股份有限公司
  • 2023-02-17 - 2023-09-19 - G11C16/26
  • 提供了一种存储器系统,其能够在适合于由命令等等指示的动作的条件下,执行从非易失性存储器的读取动作和向非易失存储器的写入动作。一种存储器系统包括非易失性存储器和存储器控制器,该存储器控制器被配置为从外部设备接收包括非易失性存储器中的访问对象和设置信息的命令,并被配置为控制针对访问对象的写入动作或读取动作。该存储器控制器具有条件设置电路。该条件设置电路能够在多个不同条件下执行写入动作或读取动作。存储器控制器在根据设置信息由条件设置电路选择的所述多个不同条件中的一个条件下,执行写入动作或读取动作。
  • 一种数据读取方法、集成电路及芯片-201710154782.8
  • 温浪明;陈恒;易冬柏;方励 - 珠海零边界集成电路有限公司;珠海格力电器股份有限公司
  • 2017-03-15 - 2023-09-15 - G11C16/26
  • 本发明公开了一种数据读取方法、集成电路及芯片,集成电路包括:低电压检测逻辑电路和NVM控制器,在NVM控制器从NVM读取数据之前,低电压检测逻辑电路会首先从NVM的预烧区域读取预烧区域返回值,通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等,确定NVM的供电电压是否正常,并且只有在预烧区域返回值和目标预烧值相等时,即NVM的供电电压正常时,NVM控制器才会从NVM内读取数据。由此可知,本发明是在确定NVM的供电电压正常后,才读取NVM内的数据,因此,能够有效保证读取NVM的数据的稳定性,避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
  • 一种基于LVGL的固件存储读取方法及装置-202110580642.3
  • 胡文;黄金华;于嘉 - 翱捷科技股份有限公司
  • 2021-05-26 - 2023-09-15 - G11C16/26
  • 本申请公开了一种基于LVGL的固件存储读取方法。在固件中将代码的镜像文件保存在第一分区中,将资源文件保存在第二分区中,第二分区采用只读的文件系统。为所述只读的文件系统设置第一缓存区和第二缓存区。当所述电子设备的固件想要读取某个资源文件时,发出目标文件的字符串形式的路径以及文件名称,所述只读的文件系统在第二分区中遍历文件头以匹配到目标文件的路径中的各级目录以及目标文件的文件名称,获取目标文件的文件头的绝对逻辑地址。根据目标文件的文件头的绝对逻辑地址找到文件内容的绝对逻辑地址的起始地址,读出目标文件的二进制数据。本申请支持电子设备的固件中的资源文件单独升级。
  • 用于有效地执行读取操作的存储器装置及其操作方法-202310104105.0
  • 辛范柱;柳泰熙 - 爱思开海力士有限公司
  • 2023-01-31 - 2023-09-12 - G11C16/26
  • 本申请涉及用于有效地执行读取操作的存储器装置及其操作方法。一种存储器装置可以包括:多个平面,每个平面适用于以页为单位输入/输出数据;锁存器,其适用于响应于一个或更多个读取命令而对多个平面中的一个或更多个平面执行读取操作,从多个平面当中的任何一个平面接收数据,并且存储接收到的数据;以及逻辑控制器,其适用于响应于在接收到读取命令之后接收的输出命令而将与存储在锁存器中的数据相对应的第一平面信息和与输出命令相对应的第二平面信息进行比较,并且适用于选择性地输出锁存器的数据。
  • 一种优化tRCD参数的方法-201710349534.9
  • 亚历山大 - 西安紫光国芯半导体有限公司
  • 2017-05-17 - 2023-09-12 - G11C16/26
  • 本发明涉及一种回写方法和一种存储器。所述回写方法包括:步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大,之后将经放大的电压差数据传输到局部数据线上;步骤b:将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器,通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存;步骤c:将步骤b中经放大并锁存的电压差数据回写到局部数据线上;其中,步骤c发生在列选信号CSL有效时。正确数据的回写阻止了灵敏放大器中的错误翻转,并且还能帮助灵敏放大器很快地把错误翻转的值拉回到正确值上,以消除列选信号开启带来的噪声对位线和参考位线及SA的影响。
  • 闪存的读电路的控制装置和方法-202310572543.X
  • 杨光军 - 上海华虹宏力半导体制造有限公司
  • 2023-05-19 - 2023-08-29 - G11C16/26
  • 本发明公开了一种闪存的读电路的控制装置,存储单元都采用分离栅浮栅器件,包括:第一源和第二源漏区,多个分离的具有浮栅的第一栅极结构,第一栅极结构间的第二栅极结构。各第一栅极结构的控制栅连接到控制栅线。第二栅极结构连接到对应的字线。控制装置用于实现对未选定存储位的控制栅电压和字线电压进行控制,包括:设置第一时间段,将控制栅电压和字线电压设置为高压以实现读取;在第一时间段后设置第二时间段,在第二时间段内,将控制栅电压和字线电压设置为一个以上依次降低的中压,以防止在第二时间段内产生读取干扰。本发明还提供一种闪存的读电路的控制方法。本发明提高读取窗口,同时还能防止较高读取电压所带来的读干扰。
  • 存储器装置、存储器系统及操作存储器系统的方法-201910475761.5
  • 李显雨;金荣均 - 爱思开海力士有限公司
  • 2019-06-03 - 2023-08-29 - G11C16/26
  • 本发明提供了一种存储器系统。该存储器系统包括:存储器单元阵列,包括多个存储块;外围电路,被配置成对多个存储块之中的选择的存储块执行读取操作,并且对多个存储块之中的备份块执行备份编程操作;以及控制电路,被配置成当在对选择的存储块的读取操作中,选择的存储块的选择的物理页面的读取计数等于或大于设定值时,控制外围电路将包括在选择的存储块中的弱逻辑页面的数据备份在备份块中。
  • 从存储器中读取配置信息的控制方法、装置和系统-201710156086.0
  • 温浪明;陈恒;易冬柏;张浩亮 - 珠海格力电器股份有限公司
  • 2017-03-15 - 2023-08-25 - G11C16/26
  • 本发明公开了一种从存储器中读取配置信息的控制方法、装置和系统。其中,该方法包括:获取从存储器的第一存储区域读取到的第一存储值,以及从存储器的第二存储区域读取到的第二存储值,其中,第一存储区域为存储器中用于存储预烧值的存储区域,第二存储区域为存储器中用于存储配置信息的存储区域;判断第一存储值是否等于预烧值;如果第一存储值等于预烧值,则根据第二存储值与初始状态值确定输出的配置信息的状态值,其中,状态值用于表征配置信息是否有效。本发明解决了现有技术在从NVM(非易失存储器)中读取系统配置信息的过程中无法抵御低电压攻击的技术问题。
  • 存储装置及编程存储装置中存储单元的方法-201911032384.4
  • 陈重光 - 旺宏电子股份有限公司
  • 2019-10-28 - 2023-08-25 - G11C16/26
  • 本发明公开了一种存储装置及编程存储装置中存储单元的方法,所述存储装置包括:存储单元阵列,具有多个存储单元被排列为单元串列而耦接至金属位线;感测放大器,用于向存储单元阵列提供感测电流;以及存储控制器,用于控制感测放大器提供感测电流以在存储器存取周期存取数据。存储控制器执行包括以下的操作:在存储器存取周期的预充电阶段,提供预充电电压至感测放大器以驱动感测放大器,使得特定电压被提供给存储单元阵列;在第一感测阶段,提供预充电电压至感测放大器;及在第二感测阶段,提供感测电压以驱动感测放大器,使得提供给存储单元阵列的特定电压被维持。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top