[发明专利]一种双模SATA传输层优化方法有效

专利信息
申请号: 202210252714.6 申请日: 2022-03-15
公开(公告)号: CN114579489B 公开(公告)日: 2023-01-24
发明(设计)人: 田建军;刁永翔;宫晓渊;王剑铎 申请(专利权)人: 无锡众星微系统技术有限公司
主分类号: G06F13/28 分类号: G06F13/28;G06F13/42;G06F13/38;G06F11/07
代理公司: 北京动力号知识产权代理有限公司 11775 代理人: 董钢
地址: 214000 江苏省无锡市新吴区*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种双模SATA传输层优化方法,当SATA传输层状态机处于HT_HostIdle状态时,确定SAS控制器的当前模式是否为STP模式,基于SAS控制器的当前模式和预定义事件,将SATA传输层状态机跳转到与预定义事件相对应的目的状态;当SATA传输层状态机处于HT_DS_FIS状态时,如果数据方向为写方向并且auto active bit置位,则将SATA传输层状态机跳转到HT_HostIdle状态;当SATA传输层状态机接收到DMA active FIS并处于HT_DMAOTrans1状态时,将SATA传输层状态机直接跳转到HT_HostIdle状态。本发明避免了SAS控制器在并发控制的STP场景下的状态异常,并通过链路层上报的链路协商结果自动选择传输层工作模式,使用一套设计即可支持STP和SATA设备直连两种场景。
搜索关键词: 一种 双模 sata 传输 优化 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡众星微系统技术有限公司,未经无锡众星微系统技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202210252714.6/,转载请声明来源钻瓜专利网。

同类专利
  • 数据传输方法及数据传输设备-202310353223.5
  • 任子木 - 腾讯科技(深圳)有限公司
  • 2023-03-30 - 2023-10-27 - G06F13/28
  • 本申请公开了一种数据传输方法及数据传输设备,涉及数据处理领域。该方法包括:获取数据传输任务的多个信息字段对;针对多个信息字段对中的目标信息字段对,确定目标信息字段对对应的字段内存,字段内存中存储有多个任务分别对应的目标传输参数的并集;基于数据传输任务中目标信息字段对对应的起始地址字段和长度字段,从多个内存区域中确定目标传输参数;基于目标传输参数对数据传输任务对应的数据进行传输。通过以上方式,能够借助字段内存存储并集的条件避免对相同的传输参数进行重复存储,还能够在执行数据传输任务时对多个信息字段对进行并行分析,提高数据传输效率。本申请可应用于云技术、人工智能、智慧交通等各种场景。
  • 数据处理方法、系统、芯片及终端-202310361448.5
  • 任子木 - 腾讯科技(深圳)有限公司
  • 2023-03-30 - 2023-10-27 - G06F13/28
  • 本申请实施例公开了一种数据处理方法、系统、芯片及终端,属于计算机技术领域。本申请实施例可应用于云技术、人工智能、图像识别、语音识别等场景。方法包括:SPU向DMA和VPU分别下发任务信息;DMA基于SPU下发的第一任务信息,在DMA中确定第一分布式同步锁;DMA在第一分布式同步锁的状态为空闲状态,且第一分布式同步锁的值满足第一数据处理任务的执行条件的情况下,执行第一数据处理任务,向硬件同步锁管理单元发送任务完成指令;硬件同步锁管理单元基于任务完成指令,更新硬件同步锁序列中的第一硬件同步锁的值;VPU在第一硬件同步锁的值发生更新的情况下,执行第二数据处理任务。上述方案能够提高处理器的处理效率。
  • 一种受限系统的接单软件的高效实现方法-202311000496.8
  • 祁兵;刘福标 - 艾体威尔电子技术(北京)有限公司
  • 2023-08-10 - 2023-10-27 - G06F13/28
  • 本发明属于系统接单技术领域,且公开了一种受限系统的接单软件的高效实现方法,包括如下步骤:把网络模块对应的串口及其相关端口初始化;将能串口的空闲中断,然后打开串口DMA传输方式,并且设置DMA为循环模式,同时打开DMA传输的半满和全满中断;当接收的数据不定长时;其接收缓冲区半满,导致接收数据产生半满中断;且接收缓冲区全满,这时会产生全满中断。本发明由于使用DMA搬运数据,MCU只需要准备好要发送的数据或处理接收到的数据,有效减轻了MCU的负担,而且DMA搬运数据时,MCU可以同时处理其他逻辑,响应其他事务请求,使整个系统运行更加流畅,由于减少了MCU的负担,也就降低了对更高性能的MCU的需求,从而降低了成本。
  • 一种用于RDMA通信设备的DMA通信系统及方法-202111041270.3
  • 谭光明;康宁;杨帆;王展;马潇潇;马振龙 - 中国科学院计算技术研究所
  • 2021-09-07 - 2023-10-27 - G06F13/28
  • 本发明提供一种用于RDMA通信设备的DMA系统,包括多个数据处理通道(10)、仲裁模块(20)、中断处理模块(30)和数据分配模块(40),其中,每个数据处理通道(10)用于接收对本地数据的读请求、写请求以及读响应;仲裁模块(20)用于调度多个数据处理通道(10)中的读请求或写请求;中断处理模块(30)用于对所收到的中断请求进行合并处理;数据分配模块(40)用于分配读响应数据到相应的数据处理通道(10)。基于本发明的实施例,本发明的优点在于减少了频繁的中断对计算机系统造成的大量上下文切换开销,保证了中断请求和数据写请求的序的关系,实现了可配置数量的数据处理通道,可以灵活满足RDMA通信设备对不同数量的数据处理通道的需求。
  • 电源设备、通讯可调电路及其方法-202310870704.3
  • 梅仁波;黄勇;谢红军 - 深圳市汇科源电子科技有限公司
  • 2023-07-17 - 2023-10-27 - G06F13/28
  • 本发明提出一种电源设备、通讯可调电路及其方法,通讯可调电路包括第一控制电路、第二控制电路、延时通讯电路;第一控制电路用于在检测到设备接口有外部设备接入时输出握手控制信号;延时通讯电路用于在接收到握手控制信号时输出握手触发信号;第二控制电路用于在接收到握手触发信号时与外部设备进行握手,并在与外部设备握手失败时输出重启信号;第一控制电路还用于在接收到重启信号时输出延时握手信号至延时通讯电路,以使延时通讯电路触发第二控制电路延时与外部设备重新握手。本发明通过延时控制解决了不同类别协议IC在相同时间相互重启检测降功率时造成的信号串扰问题。
  • DMA控制电路-202310498076.0
  • 请求不公布姓名 - 灵动微电子(苏州)有限公司
  • 2023-05-05 - 2023-10-20 - G06F13/28
  • 本申请涉及计算机工程与电子工程技术领域,公开了一种DMA控制电路,包括:DMA控制器;请求扩展模块,被配置为将来自外部设备的单个DMA请求扩展为依次进行的M组DMA请求,每一组DMA请求包括N个DMA请求,每一组DMA请求分别触发DMA控制器中的N个DMA通道进行数据传输,N和M均为大于1的整数;Ack汇总模块,被配置为接收来自所述DMA通道的确认信号,在一组DMA请求触发的N个DMA通道的确认信号全部获得后,触发下一组DMA请求,当所述M组DMA请求中最后一组所触发的N个DMA通道的确认信号全部获得后,向所述外部设备发送确认信号以清除所述单个DMA请求。本申请既能够显著提升软件配置的灵活度,也能使软件代码变得更为简洁,还能够满足复杂的数据搬运需求。
  • 数据传输方法、装置、设备和存储介质-202111154533.1
  • 杨海波 - 上海庆科信息技术有限公司
  • 2021-09-29 - 2023-10-20 - G06F13/28
  • 本发明实施例公开了一种数据传输方法、装置、设备和存储介质。该方法包括:确定本次的从传输数据长度;进行串行外设接口SPI配置和直接存储器访问DMA配置,并在配置完成时,将本设备的设备状态由非传输状态切换为传输状态,以通知主设备传输数据;启动从DMA控制器,通过所述从DMA控制器采用SPI通信的方式,根据所述从传输数据长度在本设备与所述主设备之间传输数据;当数据传输完成时,关闭所述从DMA控制器,并将本设备的设备状态由传输状态切换为非传输状态。本发明实施例通过采用上述技术方案,能够避免出现数据错误或数据丢失的情况,提高SPI通信的正确率和成功率。
  • 实现Virtio设备的系统、方法和介质-202111521682.7
  • 鄢贵海;张宇;袁晓飞;孟繁毅;侯英乐 - 中科驭数(北京)科技有限公司
  • 2021-12-13 - 2023-10-20 - G06F13/28
  • 本公开涉及一种实现Virtio设备的系统、方法和介质;其中,该系统包括:主机和设备,主机中包括vDPA Driver和第一PCIe接口,设备中包括vDPA Device和第二PCIe接口,vDPA Driver和vDPA Device通过第一PCIe接口和第二PCIe接口进行通信;vDPA Driver,用于根据vDPA框架和Virtio协议规范实现Virtio设备的控制面功能;vDPA Device,用于根据第二PCIe接口和Virtio协议规范实现Virtio设备的数据面功能。本公开实施例能够支持软、硬件协同的内核框架,以及支持软、硬件协同的生态。
  • 多传感器数据同步及传输方法及脑磁探测仪-202111621248.6
  • 万双爱;周明;秦杰;刘翔;魏克全;薛帅 - 北京自动化控制设备研究所
  • 2021-12-27 - 2023-10-13 - G06F13/28
  • 本发明提供了一种多传感器数据同步及传输方法及脑磁探测仪,该多传感器数据同步及传输方法包括:对DMA存储器模块进行初始化,将DMA传输数据流目标地址设定为硬件定时器控制寄存器地址,将RS‑485总线指令内容设定为硬件定时器启动控制字;控制终端定时通过RS‑485总线发送同步采集及通信指令,DMA存储器模块在接收到同步采集及通信指令后,DMA传输数据流目标地址直接映射到硬件定时器控制寄存器地址,启动定时器,多个传感器基于设定时间序列依次进行磁场采样及数据传输,完成多传感器数据的同步及传输。应用本发明的技术方案,以解决现有技术中脑磁图仪无硬件同步信号预留接口且占用过多处理器运算资源的技术问题。
  • 数据处理方法、远程直接访存网卡和设备-201810674724.2
  • 孙贝磊;周超;李涛 - 华为技术有限公司
  • 2018-06-26 - 2023-10-13 - G06F13/28
  • 本申请提供了一种数据处理方法、RNIC和设备,该方法包括:第一RNIC接收第二RNIC发送的RDMA写请求,RDMA写请求包括第一数据和数据持久化标记,该数据持久化标记用于指示第一数据为待持久化的数据;根据该RDMA写请求,第一RNIC向第一处理器发送DMA写请求,以指示第一处理器将第一数据写入第一设备,第一RNIC与第一处理器属于第一设备,第二RNIC属于第二设备,两个设备基于RDMA方式通信;根据该数据持久化标记,第一RNIC确定该第一数据为待持久化的数据,第一RNIC指示第一处理器将第一数据保存到第一设备的非易失性存储器中。以此减小远程内存持久化过程中RDMA网络的负载。
  • 网络中的远程直接存储器访问通信方法和对应控制器-202180091597.3
  • 本-沙哈尔·贝尔彻;大卫•加诺;阿米特·杰伦 - 华为技术有限公司
  • 2021-01-27 - 2023-10-10 - G06F13/28
  • 一种用于通过远程直接存储器访问在网络上处理从请求方到响应方的数据请求的方法。所述方法包括:所述请求方向网络接口控制器的工作队列发送两个或两个以上请求。所述方法还包括:所述网络接口控制器通过向所述响应方发送排队请求,并从所述响应方接收对所发送请求的响应,执行所述排队请求,其中一个或多个给定请求均包括与所述响应方对所述工作队列中一个或多个先前请求的所述响应相关的依赖关系信息。所述方法还包括:在所述网络接口控制器执行所述给定请求之前,评估所述依赖关系信息并根据所述评估的结果执行所述给定请求。通过在请求之间创建依赖关系信息,所述方法能够实现低延迟、消耗更少的CPU周期以及利用更少的内存来执行请求。
  • 数据处理方法、计算机设备及芯片-202311105673.9
  • 刘磊磊;雷东玮;章川 - 腾讯科技(深圳)有限公司
  • 2023-08-30 - 2023-09-29 - G06F13/28
  • 本申请公开了一种数据处理方法、计算机设备及芯片,属于计算机技术领域。该方法由传输器件执行,所述传输器件和存储器件之间建立有总线连接,所述方法包括:获取张量获取请求,所述张量获取请求是指示所述传输器件向处理器件提供目标张量的请求信息;根据所述张量获取请求携带的地址信息,获取命令描述符,所述命令描述符用于指示在所述存储器件中对所述目标张量的获取方式;基于所述命令描述符,在所述存储器件中读取初始张量,以及基于所述命令描述符对所述初始张量进行编辑处理,得到所述目标张量,所述初始张量中包括有所述目标张量;向所述处理器件发送所述目标张量。
  • 存储系统和远程直接数据存取方法-202180092402.7
  • 胡源;王华强;刘光远 - 华为技术有限公司
  • 2021-03-31 - 2023-09-29 - G06F13/28
  • 一种存储系统及远程直接数据存取方法,能够解决存储系统中存储节点的CPU处理能力有限而导致的存储效率降低的问题,从而提高存储节点的处理带宽和访问性能,进而提高存储系统的访问效率。可应用于分布式存储系统中。该存储系统包括存储节点、耦合至存储节点的地址总线的存储设备。存储节点包括RNIC。RNIC耦合至地址总线。RNIC的网卡队列空间设于存储设备,并映射至地址总线。RNIC,用于接收目标业务的第一业务命令。第一业务命令存储于网卡队列空间。第一业务命令用于指示目标业务中业务数据的传输。存储设备,用于从网卡队列空间中获取第一业务命令。存储设备,还用于根据第一业务命令执行业务数据的传输。
  • 可直连外设设备的自启动DMA装置及应用-202110872757.X
  • 张格毅;袁力;胡扬央 - 眸芯科技(上海)有限公司
  • 2021-07-30 - 2023-09-29 - G06F13/28
  • 本发明公开了可直连外设设备的自启动DMA装置及应用,涉及DMA数据处理技术领域。所述自启动DMA装置包括DMA控制器、监测模块和数据整理模块,监测模块用于监测外设低速总线上外设设备的数据传输请求信息,并在判定达到预设数量阈值时发出针对外设设备的数据直接搬运自启动请求;数据整理模块不经过前述外设低速总线直接连接前述外设设备,用于在接收到前述数据直接搬运自启动请求时,对发起前述数据传输请求的外设设备中的存储数据进行数据整理后,将整理后的数据经前述高速总线搬运至系统存储器中。本发明能够避免因外设设备请求过多导致的低速总线拥堵,提高了系统的数据处理性能。
  • 文件传输方法、装置、计算机设备及存储介质-202011509142.2
  • 田玉凯 - 平安科技(深圳)有限公司
  • 2020-12-18 - 2023-09-26 - G06F13/28
  • 本发明公开了一种文件传输方法、装置、计算机设备及存储介质。方法包括:判断服务器中所存储的缓存数据是否已达到饱和状态;若服务器中所存储的缓存数据已达到饱和状态,则将缓存数据的文件块组的超级块信息拷贝至服务器内存中;将存储于服务器内存中的超级块信息通过RDMA远程传输至客户端;获取客户端基于超级块信息生成的远程数据读取请求,远程数据读取请求中包含待读取数据的地址空间;根据远程数据读取请求,将待读取数据通过DMA远程传输至客户端。本方案只拷贝缓存数据的超级块信息到服务器内存,降低缓存数据传输压力;并通过DMA远程传输目标数据,不涉及操作系统和CPU的处理,减少了数据拷贝传输量,提高了数据传输效率。
  • 一种LS2K1000LA与MCU通讯的控制方法-202311022929.X
  • 刘荆飞;郭东仑;任宝利;余翔 - 三峡智控科技有限公司
  • 2023-08-15 - 2023-09-22 - G06F13/28
  • 本发明提供一种LS2K1000LA与MCU通讯的控制方法,LS2K1000LA作为主方,通过SPI总线基于查询请求消息向MCU询问MCU侧实时采集数据的需求,主设备基于MCU侧根据采集状态向主设备发出的准备好实时采集数据的响应发送请求帧,接收并存储实时采集数据,根据录波条件产生录波数据文件和配置文件,同时把接收到的采集数据通过以太网发送到监测设备;MCU侧在SPI通讯模式下的NSS下降和上升沿执行DMA发送,并在NSS高电平期间向DMA发送缓冲区数据。MCU在指定时间内未进入NSS中断后把SPI引脚初始化为高阻态输入引脚,LS2K1000LA侧非上电复位成功后并且MCU侧连续多次收到NSS中断响应,把NSS、MOSI、MISO和SCK引脚初始化为SPI引脚,可解决LS2K1000LA复用一个MISO、一个MOSI和一个SCK碰到非上电复位失败的问题。
  • 用于远程直接内存访问的设备和方法-202180091430.7
  • 本-沙哈尔·贝尔彻;大卫·加诺;阿米特·杰伦;谢·伯格曼 - 华为技术有限公司
  • 2021-01-22 - 2023-09-22 - G06F13/28
  • 本发明涉及通过RDMA操作在例如请求设备和响应设备等设备之间进行的数据通信。所述请求设备和所述响应设备各自包括存储器、控制器和通信接口。所述请求设备的所述控制器与响应设备的内存区域进行关联,所述内存区域包括一个或多个内存块。此外,所述响应设备关联其存储器中的所述内存区域,确定所述内存区域的内存状态,通过所述通信接口传输关于与所述内存区域有关的所述内存状态的通知。此外,基于所述内存状态,所述请求设备判断待访问的内存块在所述响应设备的所述存储器中是否就绪,然后相应地通过所述通信接口向所述响应设备传输请求,所述请求与所述待访问的内存块有关。
  • 专用计算芯片、DMA数据传输系统及方法-202011316625.0
  • 武永红 - 成都海光集成电路设计有限公司
  • 2020-11-20 - 2023-09-22 - G06F13/28
  • 本发明提供一种专用计算芯片、DMA数据传输系统及方法,其中专用计算芯片包括:至少两个DMA引擎和负载均衡控制器,各DMA引擎用于执行DMA队列环形缓冲区中的命令包,实现系统内存和设备内存之间的数据拷贝,负载均衡控制器用于计算各DMA引擎的负载值,该负载值反映各DMA引擎的忙闲状态。基于本发明的专用计算芯片的DMA数据传输系统能够充分利用DMA资源,尽量让各DMA引擎并行工作,提高数据的传输性能。
  • 一种基于网络设备的数据处理方法及网络设备-202210227663.1
  • 李博杰;周磊 - 华为技术有限公司
  • 2022-03-08 - 2023-09-19 - G06F13/28
  • 本申请公开了一种基于网络设备的数据处理方法及网络设备,可应用于内存访问领域,包括:第一计算机设备的控制单元(如CPU)基于应用产生的请求的运行逻辑创建编排算子,第一计算机设备只需通过控制单元向第一网络设备发送一次编排算子即可,第一网络设备会基于编排算子解析成对应的内存访问操作(如远端内存访问或本地内存访问),等所有的内存访问操作都完成后,第一网络设备再上报一个完成指令给控制单元。本申请通过构建的编排算子执行用户可编程的逻辑,可减少第一计算机设备与第一网络设备之间的交互次数,若内存访问操作是远端内存访问操作,还可减少分布式请求的网络往返次数,避免控制单元被响应结果反复打断,实现了计算和通信的并行。
  • 一种dma链表模式的lli动态写入方法-202310723541.6
  • 王婷 - 无锡摩芯半导体有限公司
  • 2023-06-19 - 2023-09-19 - G06F13/28
  • 本发明涉及数据传输及存储技术领域,且公开了一种dma链表模式的lli动态写入方法,通过协议转换模块2,增加了外设读/写信号访问dma的译码功能,实现任何一个外设都可以发出写lli的命令,此命令经协议转换模块2给到dma,dma再将lli信息写到某块内存中,这一过程由外设更新lli信息从而解放了cpu。传统dma链表传输模式下,更新dma的链表信息只能由cpu读写,并且需要在传输开始前配置好全部的lli,如果传输数据量比较大,存放lli信息的内存单元也会非常可观,本发明可以解决以上问题,不需要很大的内存存放lli信息,在dma搬运数据过程中由外设经总线模块对dma发起写或读操作,dma更新lli信息,不需要cpu参与,从而释放cpu提高cpu效率。
  • 数据处理电路和风速检测设备-202321074225.2
  • 赵蔚欣;王迎;汤莉莉;秦东明;杜鸿慧;贾松坡 - 中科三清科技有限公司
  • 2023-05-06 - 2023-09-15 - G06F13/28
  • 本公开提供一种数据处理电路和风速检测设备,其中,该数据处理电路包括:模数转换单元;用于接收模数转换单元输出的数据的输入接口;第一内存单元;用于将输入接口的数据传输至第一内存单元的第一DMA单元;第二内存单元;用于处理第一内存单元存储的数据以产生处理结果并将其存储到第二内存单元的处理单元;通信接口;用于将处理结果从第二内存单元传输至通信接口的第二DMA单元;用于发送通信接口的处理结果的通信单元。采用本公开的一个或多个实施例,在处理单元进行数据处理时,能够同时进行数据接收和处理结果发送,能够高速率输出处理结果。
  • 计时方法、装置、电子设备及可读存储介质-202310818007.3
  • 袁春建;张云天 - 苏州盛科通信股份有限公司
  • 2023-07-05 - 2023-09-12 - G06F13/28
  • 本申请提供了一种计时方法、装置、电子设备及可读存储介质,涉及通信技术领域。该方法包括:针对各目标端口的各目标传输方向,检测该目标端口在当前芯片周期内是否在该目标传输方向上进行数据传输,在一个传输方向,在一个芯片周期内,芯片最多只能与一个端口进行数据传输;在是时,更新该目标端口的该目标传输方向对应的数据传输次数,进而基于该次数判断该目标端口在该目标传输方向上是否已传输512bits数据,若是,则确定已完成一个pause流控中使用的与该目标端口对应的quanta time的计时。如此,可实现对pause流控中使用的quanta time的准确计时,并且不需要为每种端口速率单独维护一种计时脉冲。
  • PCIe总线多通道DMA读传输系统-202310715144.4
  • 王炳松 - 上海安路信息科技股份有限公司
  • 2023-06-15 - 2023-09-08 - G06F13/28
  • 本发明公开了一种PCIe总线多通道DMA读传输系统,包括:读取模块、写入模块、分离模块、时序模块、H2C多通道模块和C2H多通道模块;其中,所述读取模块与所述C2H多通道模块连接、所述C2H多通道模块与所述时序模块连接、所述时序模块通过PCIe核与所述分离模块连接、所述分离模块与所述H2C多通道模块连接,所述H2C多通道模块与所述写入模块连接。本发明所设计的C2H多通道模块和H2C多通道模块在处理数据时,每个通道互相独立,互不影响,可直接在多通道模块中调整通道数,有利于DMA读传输的通道拓展,能够应用于不同数据量的DMA读传输的场景。
  • 数据同步方法、系统以及相关装置-202310983578.2
  • 杨龚轶凡;郑瀚寻;闯小明;张家诚 - 苏州仰思坪半导体有限公司
  • 2023-08-07 - 2023-09-08 - G06F13/28
  • 本申请实施例提供了一种数据同步方法、系统以及相关装置。该方法包括:接收来自中央处理器CPU的数据搬运任务;其中,数据搬运任务包括描述符;基于描述符向外部设备发送数据搬运请求;数据搬运请求携带有第一指令序号;第一指令序号指示数据搬运请求的执行顺序;接收外部设备基于数据搬运请求返回的请求数据;请求数据中携带的第二指令序号与对应数据搬运请求中携带的第一指令序号相匹配;按照请求数据携带的第二指令序号,向CPU发送数据搬运任务对应的同步信息;同步信息用于指示数据搬运任务的执行进度。本申请能够实现DMA引擎与CPU之间的数据同步,提高数据传输效率,提升设备算力。
  • 一种集成芯片及数据搬运方法-202180087534.0
  • 曾红义;信恒超;夏晶 - 华为技术有限公司
  • 2021-03-16 - 2023-09-05 - G06F13/28
  • 一种集成芯片及数据搬运方法,用以满足处理器芯片日益增长的算力需求。集成芯片包括DMA管理模块和DMA代理模块。其中,DMA管理模块用于将处理器下发的数据搬运任务拆分成多个子任务,并将多个子任务下发至多个DMA代理模块中的每个DMA代理模块;多个DMA代理模块中的每个DMA代理模块用于执行多个子任务。
  • 一种用于超级计算机的DMA操作方法及系统-202310952240.0
  • 段晓辉;眭思悦;刘卫国 - 山东大学
  • 2023-08-01 - 2023-09-05 - G06F13/28
  • 本发明提出了一种用于超级计算机的DMA操作方法及系统,涉及DMA操作技术领域,在从核的局存中开辟Cache空间,将Cache空间与主核的主存空间按照预设数据块尺寸进行空间划分,建立主存数据块与Cache数据块之间多对一的对应关系;从核从Cache数据块读取目标数据;从核将对主存数据块中目标数据增量更新的数据加到Cache数据块的对应数据上;本发明设计DMA操作库,包含透明指针、自动读Cache、离散累加Cache等接口,不仅解决代码大量重复编写带来的后期维护问题,还引入高速缓存Cache的概念,解决大型数据不能一次性缓存到局存中带来的性能问题,提高系统的运行效率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top