[发明专利]倒装芯片堆叠结构及其形成方法有效

专利信息
申请号: 202180000449.6 申请日: 2021-02-05
公开(公告)号: CN112956023B 公开(公告)日: 2023-09-12
发明(设计)人: 曾心如;陈鹏;王蒙;张保华;周厚德 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L25/18 分类号: H01L25/18;H01L23/31;H01L21/56;H01L21/60;H01L23/488;H10B80/00
代理公司: 北京永新同创知识产权代理有限公司 11376 代理人: 于景辉;李文彪
地址: 430074 湖北省武*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开包括一种半导体封装,所述半导体封装包括具有与输入/输出(I/O)触点接触的第一表面和与第一表面相对的第二表面的再分布层(RDL)。半导体封装还包括形成在RDL的第二表面上并且与RDL电连接的阶梯互连结构。该阶梯互连结构包括阶梯层,所述阶梯层包括第一阶梯层和堆叠在第一阶梯层的顶表面上的第二阶梯层。第二阶梯层覆盖第一阶梯层的顶表面的一部分,使得第一阶梯层的顶表面的剩余部分被暴露。集成电路(IC)芯片经由阶梯互连结构电连接到RDL。IC芯片中的第一IC芯片通过第一阶梯层的顶表面的剩余部分电连接到RDL。
搜索关键词: 倒装 芯片 堆叠 结构 及其 形成 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202180000449.6/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体封装结构、方法、器件和电子产品-202110352884.7
  • 李维平 - 上海易卜半导体有限公司
  • 2021-04-01 - 2023-10-27 - H01L25/18
  • 本申请提供一种半导体封装结构、方法、器件和电子产品。该半导体封装结构中,第一被封装元件一一对应地固定在第一凹槽内,第二被封装元件一一对应地固定在第二凹槽内,第一被封装元件呈裸芯状态,第二被封装元件呈封装状态且具有外露的第二电极结构,衬底由半导体材料或绝缘材料形成,衬底与第一被封装元件内的半导体材料的热膨胀系数相同或相近,重布线层由晶圆制造工艺形成。该半导体封装结构翘曲程度小、可靠性高、工艺成熟、互连密度高、面积小、减少了被封装元件与被封装元件之间的组装工艺。
  • 半导体模块-202311044146.1
  • 林健二;谷川昂平;福田谅介 - 罗姆股份有限公司
  • 2021-09-13 - 2023-10-24 - H01L25/18
  • 半导体模块具备导电基板、多个第一半导体元件以及多个第二半导体元件。上述导电基板包含与上述多个第一半导体元件电接合的第一导电部、以及与上述多个第二半导体元件电接合的第二导电部。上述半导体模块还具备设置在上述第一导电部的附近的第一输入端子、第二输入端子以及第三输入端子。上述第二输入端子以及上述第三输入端子隔着上述第一输入端子而相互隔开间隔。上述第一输入端子与上述第一导电部电连接。上述第一输入端子的极性设定为与上述第二输入端子以及上述第三输入端子各自的极性相反。
  • 一种芯片封装结构、WiFi6芯片以及物联网设备-202311184283.5
  • 请求不公布姓名 - 成都爱旗科技有限公司
  • 2023-09-14 - 2023-10-24 - H01L25/18
  • 本发明公开一种芯片封装结构、WiFi6芯片以及物联网设备,涉及芯片封装技术领域,以提高芯片隔离度。所述芯片封装结构包括:裸片以及分别设置在裸片四个顶角区域的功能性模块。功能性模块至少包括:射频模块、电源管理模块、高频晶体模块和高速信号模块。射频模块设置在裸片的第一顶角区域,电源管理模块设置在裸片的第二顶角区域,第一顶角区域与第二顶角区域分别位于裸片的目标对角线的两端;目标对角线的长度大于或者等于其他任一对角线的长度。高频晶体模块靠近第三顶角区域设置,且高频晶体模块的管脚与射频模块的管脚垂直设置,高速信号模块靠近第四顶角区域设置,且高速信号模块的管脚与射频模块的管脚平行设置。
  • 晶圆、晶圆结构以及晶圆的制造方法-202111096518.6
  • 姚兰;尹朋岸 - 长江存储科技有限责任公司
  • 2021-09-16 - 2023-10-24 - H01L25/18
  • 本申请涉及一种晶圆、晶圆结构以及晶圆的制造方法。其中,该晶圆包括:衬底;堆叠结构,设置在衬底上,并且包括依次叠置的介质层和绝缘层,在介质层中设置有阻挡层;以及键合层,设置在堆叠结构的远离衬底的表面上,其中,在表面设置有至少一个对准标记结构;其中,阻挡层在衬底上的投影覆盖对准标记结构在衬底上的投影。
  • 叠层布线的功率模块封装结构-202211496029.4
  • 王涛;鲁凯 - 苏州悉智科技有限公司
  • 2022-11-25 - 2023-10-20 - H01L25/18
  • 本申请涉及一种叠层布线的功率模块封装结构,包括:绝缘金属基板和设置在其上的上、下开关管部件,上开关管部件包括第一功率芯片组、分别设置在第一功率芯片组上、下方的第一AC铜层和第一DC+铜层;下开关管部件位于上开关管部件的一侧,包括第二功率芯片组、依次设置在第二功率芯片组上方的DC‑铜层、第二DC+铜层及设置在第二功率芯片组下方的第二AC铜层;AC端子连接区,设置在绝缘金属基板上,且位于上开关管部件的另一侧。本申请功率模块的上开关管部件靠近AC端子连接区设置,与现有技术相比,AC线路到出pin的路径更短,回路电阻更小,线路损耗更小,第一功率芯片组的源极引出可以方便连接AC端子,方便AC端子出pin。
  • 一种分离式器件-202320174221.5
  • 郑辉;王彬;高宗朋 - 上海鼎阳通半导体科技有限公司
  • 2023-02-10 - 2023-10-20 - H01L25/18
  • 本实用新型提供了一种分离式器件,包括外部引脚、基材载片台、连接组件、第一芯片和若干第二芯片,第一芯片设置于基材载片台顶面,第二芯片设置于第一芯片上,第二芯片与第一芯片之间通过连接组件连接,外部引脚设置于基材载片台的侧部,第一芯片和第二芯片通过连接组件连接外部引脚;连接组件包括导电连接片和键合线,导电连接片设置于第一芯片上,且导电连接片连接第一芯片和第二芯片;第一芯片和第二芯片均通过键合线连接外部引脚。本实用新型提供的分离式器件采用多层功率器件和芯片上下组合的结构,解决了分离式器件因基材载片台面积限制导致无法合封更大晶圆芯片面积问题,可以封装更多的芯片,提升了分离式器件的功率密度。
  • 天线与多通道射频芯片的三维集成封装结构-202210312315.4
  • 盛卫星;常灏杰;崔杰;孙良宇 - 南京理工大学
  • 2022-03-28 - 2023-10-13 - H01L25/18
  • 本发明公开了一种天线与多通道射频芯片的三维集成封装结构,由天线多层印制板与芯片多层印制板通过BGA焊球互连而成。天线印制板顶层为天线辐射体,通过中间层连接至底层BGA焊盘;而芯片多层印制板顶层为BGA焊盘并表贴有多通道射频芯片,控制与供电部分位于芯片板中间层,且所有信号均通过侧边的连接器与外部互连;印制板的不同层之间通过金属化过孔互连。金属屏蔽腔焊接于多层印制板四周,底层通过支撑柱接触印制板,顶层无盖且不高于天线辐射体。本结构可独立加工两块多层印制板后完成芯片焊接与BGA植球,实现低成本、高密度的集成封装。
  • 三维集成电路叠层-202320998612.9
  • 黄建达;蔡竣扬;王怡情;黄国钦;庄学理 - 台湾积体电路制造股份有限公司
  • 2023-04-27 - 2023-10-13 - H01L25/18
  • 本实用新型的实施例提供一种三维集成电路叠层包括:第一管芯包括第一衬底和第一内连线结构。第二管芯接合到第一管芯并包括第二衬底和第二内连线结构,使得第一内连线结构和第二内连线结构布置在第一衬底和第二衬底之间。重布线叠层布置在第一管芯的与第一内连线结构相对的外侧。热路径包括从第一内连线结构中的导电层延伸穿过第一衬底并进入重布线叠层的衬底穿孔。重布线层介电材料包括在重布线叠层中,并将热路径与周围环境隔开。重布线层介电材料的热导率是第一内连线结构或第二内连线结构的内连线介电材料的热导率的二十倍以上。
  • 一种IGBT分压模块及封装方法-202310818868.1
  • 段金炽;廖光朝 - 重庆云潼科技有限公司
  • 2023-07-05 - 2023-10-10 - H01L25/18
  • 本发明公开了一种IGBT分压模块及封装方法,涉及IGBT技术领域,解决了现有的IGBT模块不能在保证产品性能的同时减小其封装体积,在使用过程中不利于布线的技术问题。该装置包括DBC板、芯片组件和电极端子,所述芯片组件包括上层芯片组件和下层芯片组件,所述上层芯片组件和下层芯片组件分别置于所述DBC板的不同面;所述电极端子置于所述DBC板的侧边,并与所述芯片组件上的电极连接,用于将所述芯片组件上的电极向外引出。本发明中的芯片通过与DBC板固定连接,采用DBC板双面布芯片型设计,从侧面引出控制极,有利于安装使用过程中的布线,该模块中的芯片紧凑安装,保证产品性能的同时减小其封装体积,减少了电路杂散电感,同时还提升了整个开关的集成度。
  • 扇出封装POP机械附接方法领域-202310848759.4
  • D·奥沙利文;G·塞德曼;R·帕滕;B·魏达斯 - 英特尔公司
  • 2019-03-04 - 2023-10-10 - H01L25/18
  • 实施例包括半导体封装以及形成半导体封装的方法。一种半导体封装包括位于第一管芯和第一通孔之上及其周围的模制物。半导体封装具有设置在第一管芯的顶表面和/或模制物的顶表面上的第一再分布层的导电焊盘。半导体封装包括第二管芯,其具有耦合到第二管芯的底表面上的管芯焊盘的焊球,其中第二管芯的焊球耦合到第一再分布层。第一再分布层将第二管芯耦合到第一管芯,其中第二管芯具有第一边缘和第二边缘,并且其中第一边缘定位在第一管芯的占用区域内,第二边缘定位在第一管芯的占用区域外。
  • Sop 8堆叠式封装结构芯片-202321127863.6
  • 王文正 - 深圳市中芯微电子有限公司
  • 2023-05-11 - 2023-10-10 - H01L25/18
  • 本实用新型公开了一种Sop 8堆叠式封装结构芯片,包括封装件主体,及设置于封装件主体上的第一芯片,第一芯片上设有第二芯片,第一芯片及第二芯片分别为大芯片和小芯片,且第一芯片底部通过导电胶与封装件主体连接,第二芯片底部通过绝缘胶与第一芯片连接。本实用新型解决了现有技术中的同步整流芯片封装结构存在体积较大、功率较小,及温升较高、封装难度较大的问题。
  • 半导体装置-202210847091.7
  • 杉山亨 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-07 - 2023-10-03 - H01L25/18
  • 实施方式提供提高了安全性的半导体装置。实施方式的半导体装置具备基板、耗尽型的第1晶体管、增强型的第2晶体管、栅极控制电路、栅极端子以及电源端子。所述第1晶体管设置在所述基板上,具有包含第1导电型的氮化物半导体的沟道区域。所述第2晶体管在所述基板上与所述第1晶体管串联连接,经由第2导电型的反型层进行工作,该第2导电型是与所述第1导电型相反的极性。所述栅极控制电路在所述基板上与所述第2晶体管的栅电极连接。所述栅极端子与所述第1晶体管的栅电极电连接。所述电源端子电连接在所述第1晶体管与所述第2晶体管之间,构成为向所述栅极控制电路提供电源电压。
  • 半导体装置及半导体制造装置-202210779203.X
  • 说田雄二 - 铠侠股份有限公司
  • 2022-07-01 - 2023-09-29 - H01L25/18
  • 实施方式提供能够抑制由贴合工艺引起的制造成品率、品质的降低的半导体装置及半导体制造装置。实施方式的半导体装置(1)具备第1器件构成部和与第1器件构成部贴合的第2器件构成部,该第1器件构成部具备设置于大致圆形状的半导体基板(2)的第1金属焊盘(5)、与第1金属焊盘(5)的至少一部分连接的第1电路以及沿着半导体基板(2)的大致圆形的外周设置以使得在俯视下将第1电路包围的第1金属环(16),该第2器件构成部具备与第1金属焊盘(5)接合的第2金属焊盘(8)、与第2金属焊盘(8)的至少一部分连接的第2电路以及与第1金属环(16)接合的第2金属环(17)。被接合了的第1金属环(16)和第2金属环(17)构成周边密封环(18)。
  • 半导体结构及其制造方法-202210271116.3
  • 马瑞吉;邢溯 - 联华电子股份有限公司
  • 2022-03-18 - 2023-09-29 - H01L25/18
  • 本发明提供一种半导体结构及其制造方法。上述半导体结构包括以下构件。第一基底具有彼此相对的第一面与第二面。异质结双极晶体管器件位于第一基底上,且包括集电极、基极与发射极。第一互连线结构电连接至基极。第一互连线结构位于第一面上且延伸至第二面。第二互连线结构电连接至发射极。第二互连线结构位于第一面上且延伸至第二面。第三互连线结构位于第二面上,且电连接至集电极。金属氧化物半导体晶体管器件位于第二基底上,且包括栅极、第一源极与漏极区与第二源极与漏极区。位于第二基底上的多个互连线结构将基极电连接至第一源极与漏极区且将发射极电连接至栅极。上述半导体结构可具有较佳整体效能。
  • 一种逆导通车用IGBT模块-202321225967.0
  • 欧东赢 - 浙江翠展微电子有限公司
  • 2023-05-17 - 2023-09-22 - H01L25/18
  • 本实用新型提供了一种逆导通车用IGBT模块,包括位于中间的注塑外壳,注塑外壳的顶侧盖设盖板、底侧固贴水冷散热基板,注塑外壳内排列设置若干双面覆铜陶瓷板,注塑外壳通过超声波端子键合与双面覆铜陶瓷板连接,双面覆铜陶瓷板的顶面固定若干逆导通IGBT芯片和一个NTC电阻,逆导通IGBT芯片内部集成有FWD芯片、IGBT芯片和二极管,若干逆导通IGBT芯片并联构成并联电路,注塑外壳于若干双面覆铜陶瓷板的周侧竖立若干Pin针,注塑外壳侧边上凸设若干功率端子,双面覆铜陶瓷板与逆导通IGBT芯片/NTC电阻/Pin针/功率端子通过铝键合引线相互连接。本实用新型能够大幅降低芯片的结温波动,提升器件可靠性。
  • 功率半导体器件-202180092589.0
  • 岛津浩美;金子裕二朗;高木佑辅 - 日立安斯泰莫株式会社
  • 2021-12-24 - 2023-09-19 - H01L25/18
  • 本发明的功率半导体器件的第1功率半导体元件和第2功率半导体元件,在所述第1功率半导体元件的发热量大于所述第2功率半导体元件的发热量的情况下,作为从所述第1功率半导体元件的端部到所述导体板的端部的距离的第1距离大于作为从所述第2功率半导体元件的端部到与所述第2功率半导体元件连接的第2导体板的端部的距离的第2距离。
  • 具有用灌封材料固定的电流传感器模块的功率半导体模块-202210140777.2
  • T·M·赖特尔;C·科赫;M·N·闵采尔 - 英飞凌科技股份有限公司
  • 2022-02-16 - 2023-09-15 - H01L25/18
  • 本申请描述了一种功率半导体模块,包括:由电绝缘材料制成的框架;安置于框架中的第一衬底;附接到第一衬底的多个功率半导体管芯;附接到第一衬底且电连接到功率半导体管芯的多个信号引脚;从第一衬底延伸穿过框架的侧面的母线;安置于框架的在母线的感测接近度内的容器中的电流传感器模块,该电流传感器模块包括附接到电路板的电流传感器;以及灌封材料,其将电流传感器模块固定到框架,使得电流传感器和母线之间不存在气隙。灌封材料接触框架和电流传感器。还描述了生产功率半导体模块的方法。
  • 倒装芯片堆叠结构及其形成方法-202180000449.6
  • 曾心如;陈鹏;王蒙;张保华;周厚德 - 长江存储科技有限责任公司
  • 2021-02-05 - 2023-09-12 - H01L25/18
  • 本公开包括一种半导体封装,所述半导体封装包括具有与输入/输出(I/O)触点接触的第一表面和与第一表面相对的第二表面的再分布层(RDL)。半导体封装还包括形成在RDL的第二表面上并且与RDL电连接的阶梯互连结构。该阶梯互连结构包括阶梯层,所述阶梯层包括第一阶梯层和堆叠在第一阶梯层的顶表面上的第二阶梯层。第二阶梯层覆盖第一阶梯层的顶表面的一部分,使得第一阶梯层的顶表面的剩余部分被暴露。集成电路(IC)芯片经由阶梯互连结构电连接到RDL。IC芯片中的第一IC芯片通过第一阶梯层的顶表面的剩余部分电连接到RDL。
  • 一种三维存储器架构和存储器-202310523363.2
  • 亚历山大;俞剑 - 浙江力积存储科技有限公司
  • 2023-05-10 - 2023-09-08 - H01L25/18
  • 本发明提供了一种三维存储器架构,其特征在于,包括:第一芯片,所述第一芯片包括存储阵列和外围电路;第二芯片,所述第一芯片沿竖直方向堆叠在所述第二芯片上;其中,所述第二芯片包括第二级灵敏放大器,所述第二级灵敏放大器通过外围电路与所述存储阵列通信。提高了芯片的空间利用率,降低了功耗,简化了制备工艺。本发明还提供了一种存储器,具有相应优势。
  • 一种IGBT高抗振性能的封装-202310793564.4
  • 吴俊德;石文坤;张亮;江加丽;冉龙玄;洪杜桥;陈侃;赵冲冲;莫宏康;谭爽 - 中国振华集团永光电子有限公司(国营第八七三厂)
  • 2023-06-30 - 2023-08-29 - H01L25/18
  • 本发明提供的一种IGBT高抗振性能的封装,包括陶瓷覆铜板,陶瓷覆铜板上印刷有三个图案相同的焊接区;其特征在于:底板,底板贴合固定在陶瓷覆铜板下端;塑料框架,塑料框架固定在底板上从侧面将盖板包围;功率端子和信号端子,多个功率端子和多个信号端子设在塑料框架的边缘上。本发明通过使用集成封装的六单元全桥IGBT模块代替三个并排安装的半桥模块投入使用,降低由于模块公差或装配误差导致的散热不稳定性;每个功率端子背面都有底板完全支撑,背面螺钉均匀分布,外界引起的振动很快可以传导到底板上,而底板是刚性的金属材料,抗振性能极佳,提高模块的抗振性能和可靠性提高。
  • 具有暴露的接合线的半导体器件封装件-202210565463.7
  • 谭华;邱进添;姜卫挺;张会容;张聪;董少鹏;J·唐;R·赵 - 西部数据技术公司
  • 2022-05-23 - 2023-08-25 - H01L25/18
  • 本发明公开了一种半导体器件封装件,该半导体器件封装件包括具有电路的第一基板、以一个在另一个之上的方式堆叠的半导体裸片以及彼此电连接的接合线。该接合线使半导体裸片彼此电耦接并电耦接到该电路。存在第一接合线,该第一接合线具有连接到第一半导体裸片的第一部分、连接到第二半导体裸片的第二部分以及该第一部分与该第二部分之间的中间部分。该半导体器件封装件还包括模塑料,该模塑料包封所述半导体裸片以及该第一接合线的该第一部分和该第二部分。该第一接合线的该中间部分沿着该模塑料的顶部平坦表面暴露。该半导体器件封装件可用于经由该暴露的中间部分将一个或多个其他半导体器件封装件耦接到其上。
  • 半导体裸片堆叠以及相关联系统及方法-202180052891.3
  • K·K·柯比 - 美光科技公司
  • 2021-07-10 - 2023-08-22 - H01L25/18
  • 本发明公开半导体裸片堆叠以及相关联方法及系统。所述半导体裸片堆叠可包含具有存储器阵列的第一裸片及具有经配置以存取所述存储器阵列的CMOS电路系统的第二裸片。所述第一裸片可不具有用于存取所述存储器阵列的电路系统。此外,所述第一及第二裸片可经接合以用作单个存储器装置,且所述第一及第二裸片的前表面经连结以在其间形成电连接。所述第二裸片可包含未由所述第一裸片覆盖的部分,所述半导体裸片堆叠的接合垫定位于所述部分中。所述第一裸片可提供用于接合线连接到所述接合垫的空间,而不干扰附接于所述半导体裸片堆叠上方的另一裸片。多个半导体裸片堆叠可堆叠在彼此顶部上且彼此成一直线。
  • 集成电路和高频模块-202180080606.9
  • 津田基嗣;深泽美纪子;后藤聪;吉见俊二;松井利树 - 株式会社村田制作所
  • 2021-12-03 - 2023-08-22 - H01L25/18
  • 集成电路(70)具备:第一基材(71),第一基材(71)的至少一部分由第一半导体材料构成,在俯视时,第一基材(71)具有中心区域(71a)和包围中心区域(71a)的周边区域(71b);以及第二基材(72),第二基材(72)的至少一部分由不同于第一半导体材料的第二半导体材料构成,在第二基材(72)形成有功率放大电路(11),其中,在俯视时,第二基材(72)与中心区域(71a)重叠,且不与周边区域(71b)重叠。
  • IGBT模块及电器设备-202210121494.3
  • 项澹颐 - 富士电机(中国)有限公司
  • 2022-02-09 - 2023-08-22 - H01L25/18
  • 本发明涉及模块封装技术领域,具体地涉及一种IGBT模块及包含上述IGBT模块的电器设备。本发明提供的IGBT模块包括一体式的外壳和封装于外壳内部的IGBT模块电路,IGBT模块电路包括:4个IGBT单元和2个钳位二极管,每个IGBT单元包括IGBT芯片和与IGBT芯片并联的续流二极管。本发明提供的IGBT模块将三电平型IGBT功率模块所需的电器元件设置在一个独立的封装中,IGBT模块内部元件排布结构紧凑,实现整体IGBT模块的小型化,也便于多个IGBT模块进行并联,以实现更大功率的输出。
  • 具有模制半导体裸片的半导体裸片组合件及相关联方法及系统-202310121909.1
  • 廖世雄 - 美光科技公司
  • 2023-02-16 - 2023-08-22 - H01L25/18
  • 公开具有模制半导体裸片的半导体裸片组合件及相关联方法及系统。在一些实施例中,半导体裸片组合件包含封装衬底及附接到所述封装衬底的控制器裸片。所述半导体裸片组合件包括模具结构,所述模具结构包含所述控制器裸片并且具有背对所述封装衬底的表面。所述控制器裸片可完全包覆在所述模具结构内。此外,半导体裸片(例如,存储器裸片)的一或多个堆叠附接到所述模具结构的所述表面。因此,所述半导体裸片组合件不包含用于附接在所述控制器裸片上方的半导体裸片的所述堆叠的支撑结构。
  • 一种级联型GaN功率器件封装结构-202310348421.2
  • 冯延晖;岳春晓;邱颖宁 - 南京理工大学
  • 2023-04-04 - 2023-08-22 - H01L25/18
  • 本发明公开一种级联型GaN功率器件封装结构,所述AIN层设置空腔,HEMT芯片位于AIN层空腔内,正置于框架基岛的上表面,MOSFET芯片位于AlN层上表面,HEMT芯片的栅极与MOSFET芯片的漏极形成面积堆叠;所述框架引脚包括框架栅极引脚、框架源极引脚和框架漏极引脚,框架栅极引脚、框架源极引脚和框架漏极引脚平行排列且垂直位于框架基岛的同一侧边;HEMT芯片的漏极与框架漏极引脚电气互连,MOSFET芯片的源极与框架源极引脚电气互连,MOSFET芯片的栅极与框架栅极引脚电气互连。本发明在降低共源共栅级联氮化镓器件寄生电感的同时最大程度实现高效散热。
  • 一种碳化硅功率模块的封装结构-202310524487.2
  • 常桂钦;李想;罗海辉;秦光远;王彦刚;肖强;彭勇殿 - 株洲中车时代半导体有限公司
  • 2023-05-10 - 2023-08-18 - H01L25/18
  • 本发明涉及一种碳化硅功率模块的封装结构,包括基板以及均布在所述基板上的多个衬板,所述衬板上具有多个金属层。多个所述衬板形成在所述基板上并列分布且彼此并联的多个功能单元,每个所述功能单元均包括两个相对设置的所述衬板,同一个所述功能单元中的两个所述衬板上的所述金属层的布局结构关于所述功能单元的中心中心对称,多个所述功能单元的所述金属层的布局结构以及相对所述基板的布局方位相同。本发明通过设计封装结构中的衬板、芯片的布局,以及改进键合结构和功率端子的结构,能够实现各种功率容量的低电感封装。
  • 芯片堆叠结构及其制作方法、电子设备-202310900874.1
  • 曲林 - 荣耀终端有限公司
  • 2023-07-21 - 2023-08-18 - H01L25/18
  • 本申请提供一种芯片堆叠结构及其制作方法、电子设备,涉及芯片制造技术领域,用于解决如何提高芯片堆叠结构的可靠性的问题。该芯片堆叠结构包括第一裸芯片、第二裸芯片以及第一金属键合结构。第一裸芯片包括第一表面。第二裸芯片与第一裸芯片层叠设置;第二裸芯片包括第二表面,第二表面与第一表面相面对。第一金属键合结构包括第一焊盘和第二焊盘,第一焊盘设置于第一表面,第二焊盘设置于第二表面且位于第一焊盘和第二表面之间;第一焊盘和第二焊盘两者中的一者包括第一环形段,另一者与第一环形段键合。
  • 半导体器件-202310082212.8
  • 胡楚威;黄建凯;吕添裕 - 联发科技股份有限公司
  • 2023-02-08 - 2023-08-18 - H01L25/18
  • 本发明提供半导体器件。在一个实施例中,本发明提供的一种半导体器件,包括:应用处理器(AP)芯片;和直接接合到该AP芯片的存储器芯片,其中该存储器芯片包括基板、位于该基板上的非易失性存储器结构和位于该基板中的至少一个沟槽电容器。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top