[发明专利]一种多路可调同源时钟的实现方法在审
| 申请号： | 202111570669.0 | 申请日： | 2021-12-21 |
| 公开（公告）号： | CN114461008A | 公开（公告）日： | 2022-05-10 |
| 发明（设计）人： | 秦展;石斌;晋巧玲;杨纯璞;孙静 | 申请（专利权）人： | 天津光电通信技术有限公司 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08;G06F1/12 |
| 代理公司： | 天津中环专利商标代理有限公司 12105 | 代理人： | 王凤英 |
| 地址： | 300211*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多路可调同源时钟的实现方法。该方法采用时钟管理芯片，使用ClockBuilder Pro配置软件对时钟管理芯片进行配置，设置好输出频率，并生成.h文件；使用MCU控制芯片将生成的.h配置文件通过I2C通信协议配置时钟管理芯片寄存器，控制时钟管理芯片输出所需要的时钟频率；再经过时钟BUFFER芯片，得到需求的多路同源差分时钟。使用I2C通信协议控制SI5347A‑B‑GM芯片，绝大多数MCU控制芯片都支持I2C通信，实际应用范围广泛。与现有技术相比，最大实现了128路同源时钟，并且输出频率灵活可变。 | ||
| 搜索关键词： | 一种 可调 同源 时钟 实现 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津光电通信技术有限公司，未经天津光电通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111570669.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种在离线情况下控制频率的设备-202311004908.5
- 黎小军;何培东;邓舒予 - 国网四川省电力公司营销服务中心
- 2023-08-10 - 2023-10-27 - G06F1/08
- 本发明涉及控制频率设备技术领域，且公开了一种在离线情况下控制频率的设备，包括微处理器模块、温度传感器模块、第一通讯模块、第二通讯模块、时基模块、计数比较模块。该在离线情况下控制频率的设备，在微处理器模块、温度传感器模块、第一通讯模块、第二通讯模块、时基模块、计数比较模块、斩波模块、过流保护模块、制动模块、死区控制模块、IO输入输出模块、数字比较模块和电源模块的相互配合下，通过设置DB通用控制寄存器、上升沿延时控制寄存器、下降沿延时控制寄存器、TZ选择寄存器、TZ控制寄存器、TZ中断允许寄存器和数字比较事件选择寄存器，提高硬件PWM定时器整体的时钟频率，避免发生limit‑cycle osclation极限环振荡，可以使设备用作DAC输出，简单易行。
- 一种实现gPTP时间偏差快速收敛的方法-202310950912.4
- 戴然;陈诚;张旸 - 奥特酷智能科技（南京）有限公司
- 2023-07-31 - 2023-10-24 - G06F1/08
- 本发明公开了一种实现gPTP时间偏差快速收敛的方法，将时钟调节的过程分为两个阶段：第一个阶段，首次调节时钟频率时计算稳态频率差，稳态频率差为主时钟和从时钟两个节点的时钟之间的初始频率差，在稳态频率差的基础上使用pi迭代算法调节时钟频率，直至时间偏差达到100纳秒；第二个阶段，当从时钟节点和主时钟节点时间偏差首次达到100纳秒开始，使用稳态频率差调节时钟频率；后续时钟调节，重新在稳态频率差的基础上使用pi迭代算法调节时钟频率。本发明方法运行gPTP可以在2秒内让在局域网里所有节点的时间偏差控制在100纳秒内。
- 一种时钟芯片内部时钟精度校正方法-202311182667.3
- 蔡钦洪;蔡荣洪 - 深圳扬兴科技有限公司
- 2023-09-14 - 2023-10-20 - G06F1/08
- 本发明涉及数据处理技术领域，具体涉及一种时钟芯片内部时钟精度校正方法，该方法包括：获取时钟芯片内的时钟每个时间周期的时钟误差指标；根据所述时钟误差指标和标准时钟频率确定每个时间周期的校正系数；确定校正系数的理想波动范围；根据历史时间段后每个待调整的时间周期的校正系数与理想波动范围之间的差异，对理想波动范围进行调整，并更新待调整的时间周期的校正系数；根据更新后的时间周期的校正系数与历史时间段内时间周期的校正系数之间的差异情况，对时间周期进行更新；根据更新后的时间周期和更新后的待调整的时间周期的校正系数对时钟芯片内部时钟进行校正。本发明使得时钟芯片的全局时钟校正的准确度较高。
- 时钟定位方法、电路和装置-202310815100.9
- 郑杰鸣 - 紫光展锐（重庆）科技有限公司
- 2023-07-04 - 2023-10-10 - G06F1/08
- 本申请涉及芯片时钟领域，尤其涉及一种时钟定位方法、电路和装置。一种时钟定位方法，该方法应用于控制寄存器，该方法包括：依次向调试总线发送各级选择信号，所述选择信号用于在所述调试总线中确定出各级的待测时钟信号，所述待测时钟信号由所述调试总线发送至时钟检测模块；接收所述时钟检测模块发送的时钟频率，根据所述时钟频率确定出目标时钟信号，所述时钟频率由所述时钟检测模块根据所述待测时钟信号确定。
- 一种修正CPLD内部时钟频率的装置及方法-202310797472.3
- 曹思远 - 苏州浪潮智能科技有限公司
- 2023-06-30 - 2023-10-03 - G06F1/08
- 本发明提供了一种修正CPLD内部时钟频率的装置及方法，装置包括：测试板，测试板包括：可编程器件；外部晶振，连接于可编程器件，并配置用于产生外部时钟；以及插槽，连接于可编程器件；待测板卡，配置用于插入至插槽，待测板卡包括：待测CPLD，待测CPLD具有内部时钟；可编程器件配置用于基于外部时钟的第一频率得到内部时钟的第二频率，并确定第二频率与指定频率的偏差值，并将偏差值发送至待测板卡；待测板卡中的待测CPLD配置用于基于偏差值将第二频率修正为指定频率，以作为待测CPLD的系统时钟频率。本发明实现了使CPLD内部时钟频率准确的情况下还能不浪费硬件资源和PCB板空间，有效节省了生产成本。
- 指令执行方法及装置、指令生成方法及装置-202310686351.1
- 贺浩千;屈心媛;肖磊;何一波 - 北京地平线信息技术有限公司
- 2023-06-09 - 2023-09-29 - G06F1/08
- 公开了一种指令执行方法及装置、指令生成方法及装置，涉及集成电路技术领域，该指令执行装置包括时钟信号生成模块，用于对时钟信号源产生的第一时钟信号的第一时钟频率进行调整，生成输出时钟信号；其中，输出时钟信号的时钟频率包括第二时钟频率，第二时钟频率低于第一时钟频率；硬件计算模块，用于确定运算指令，并根据输出时钟信号，执行运算指令。本公开实施例能够降低硬件计算模块的功耗变化率，因此神经网络处理器的电压下降幅度较小，确保神经网络处理器的电压始终在工作电压范围内，不仅可以保证运算结果的准确性，还能够避免神经网络处理器出现异常。
- 可编程多相位时钟装置-202311074919.0
- 任旭亮;张刚 - 高澈科技（上海）有限公司;深圳高铂科技有限公司
- 2023-08-25 - 2023-09-29 - G06F1/08
- 本发明提供一种可编程多相位时钟装置，包括：时序控制模块、复用模块、多相位延迟线模块和相位插值器；时序控制模块分别与复用模块和相位插值器连接，复用模块还分别与相位插值器和多相位延迟线模块连接；多相位延迟线模块的时钟输入端接入参考时钟信号，时序控制模块的输入端接入延时选择信号；多相位延迟线模块包括若干延迟单元组成的延迟线，多相位延迟线模块用于向复用模块提供每一延迟单元输出的多相位时钟信号；时序控制模块用于根据分频比控制复用模块输出选中的具有预设相位差的两个多相位时钟信号至相位插值器，并控制相位插值器输出将参考时钟分频后的多相位延迟时钟。本发明实现了产生高线性度、高分辨率、频率可变的多相位时钟信号。
- 车载装置、车载装置的时钟设定方法及存储有程序的存储介质-201910229008.8
- 塩原和义 - 丰田自动车株式会社
- 2019-03-25 - 2023-09-22 - G06F1/08
- 本发明提供一种车载装置，其具备：振荡部，其输出时钟信号；一个以上的运算部，其基于时钟信号而动作；温度传感器；负载推定部，其推定运算部的负载，基于推定出的负载推定运算部的温度是否可能上升；以及时钟设定部，其设定振荡部输出的时钟信号的频率，在负载推定部推定为运算部的温度可能上升、并且由温度传感器测定的温度为规定温度以上的情况下，时钟设定部使时钟信号的频率降低。
- 基于动态配置接口的时钟配置器、FPGA系统-202011204534.8
- 阴智昊;卢笙;范凯 - 芯启源（上海）半导体科技有限公司
- 2020-11-02 - 2023-09-05 - G06F1/08
- 本申请提供的一种基于动态配置接口的时钟配置器、FPGA系统，所述时钟配置器包括：一或多个协议接口，以获取主机表示读写请求的地址信息；路径管理器，用于将路径分配至对应的状态管理器；状态管理器，包括：对应PLL的配置寄存器、状态寄存器、及对应DRP控制逻辑的DRP开关；状态管理器用于实时检测PLL状态及DRP控制逻辑状态并存到所述状态寄存器中；配置寄存器用于接收写请求并进行解析，以更新所述配置寄存器与状态寄存器，并根据DRP控制逻辑判断PLL的状态以供对所述配置寄存器的配置。于本申请基于动态接口的时钟配置器，可以实时调整PLL的各项参数，有效节省因调整时钟频率或时钟各项参数所要消耗的bit流文件编译时间，是一种更高效的FPGA时钟管理方案。
- 一种带有分频器的多核处理器时钟系统设计-202210460342.6
- 孙诚;邵健;孙维东;周文强;胡小刚 - 中电科申泰信息科技有限公司
- 2022-04-28 - 2023-08-29 - G06F1/08
- 本发明涉及集成电路技术领域，具体涉及一种带有分频器的多核处理器时钟系统设计。在传统时钟分频结构的基础上增加旁路选择和扫描选择信号，以及时钟切换功能；同时引入具有使能信号和扫描选择信号的门控时钟单元。在此基础上，将优化的分频结构和门控时钟单元的组合进行逐级叠加，从而实现多级的时钟分频结构。本技术方案所呈现出的多级时钟分频结构可以应用于多核处理器的内核时钟设计，从而满足内核当中多个时钟需求。优化结构的分频模块增加了电路的灵活性；而门控时钟单元结构利用使能信号和扫描选择信号实现低功耗设计。
- 一种实现服务器展频的控制装置及方法-202110963076.4
- 张涛 - 苏州浪潮智能科技有限公司
- 2021-08-20 - 2023-08-08 - G06F1/08
- 本发明提出了一种实现服务器展频的控制装置，包括：可编程逻辑器件、若干开关模块、若干第一功能选择器、第二功能选择器、时钟发生器，所述可编程逻辑器件的每一路展频控制输出端分别均与开关模块、第一功能选择器通信连接，用于调整第二功能选择器的输出信号；所述时钟发生器与第二功能选择器通信连接，用于根据第二功能选择器的输出信号，实现时钟发生器的展频控制模式以及不同宽度展频之间的调整切换，本发明还提出了一种实现服务器展频的控制方法，无需频繁的手动插拔跳线帽，非常便于EMI测试，有效解决由于现有技术造成展频控制效率低且连续性差的问题，有效地提高了服务器展频控制的效率以及可靠性。
- 一种时钟输出配置装置及方法-202210870518.5
- 王晓玲;杜聪聪 - 浪潮（山东）计算机科技有限公司
- 2022-07-22 - 2023-08-08 - G06F1/08
- 本发明涉及时钟输出领域，具体公开一种时钟输出配置装置及方法，包括板卡、BMC、存储器、电子开关和可编程时钟发生器；板卡设置有配置标识引脚，存储器内存储有多种板卡配置对应的时钟固件；BMC分别与板卡的配置标识引脚、存储器、可编程时钟发生器连接，且BMC还通过电子开关与可编程时钟发生器的供电端连接；BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，控制可编程时钟发生器进行时钟固件烧录，在烧录完成后，通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。本发明减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。
- 时钟控制方法、装置、电子设备及存储介质-202111616131.9
- 张涛 - 苏州浪潮智能科技有限公司
- 2021-12-27 - 2023-08-04 - G06F1/08
- 本申请提供了一种时钟控制方法，包括根据处理器在位状态及预设分区规则，生成输入信号；根据输入信号及预设处理规则，生成控制信号；根据控制信号，控制多路复用器的通道状态，所述通道状态包括通道闭合情况及所述通道对应的输入时钟；根据通道状态，控制处理器对应的时钟的输入路径及输出路径。本申请无需频繁的手动选焊电阻，就能够实现对时钟的输入和输出路径的控制，尤其是在进行分区时，能够高效快捷控制分区时钟的输入和输出，降低人力物力。
- eMMC卡的时钟相位动态切换方法、结构及eMMC卡-202310478989.6
- 董斌;曾德能;李向丁;马志敏;李俊龙 - 昆山迈致治具科技有限公司
- 2023-04-28 - 2023-07-28 - G06F1/08
- 本发明公开了eMMC卡的时钟相位动态切换方法、结构及eMMC卡，eMMC卡包括锁相环，锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号。eMMC卡的控制器的发送逻辑和接收逻辑工作在同一个时钟域，从而降低控制器核心逻辑的设计难度和设计冗杂度。
- 多系统终端的花屏解决方法、终端设备和存储介质-202111662509.9
- 周波 - 成都鼎桥通信技术有限公司
- 2021-12-30 - 2023-07-11 - G06F1/08
- 本申请提供的一种多系统终端的花屏解决方法、终端设备和存储介质，终端设备根据切换后的第二操作系统的系统信息计算第二硬件时钟频率，得到终端设备前台运行第二操作系统时内核所需的硬件时钟频率。终端设备获取第二操作系统对应的第一硬件时钟频率，并在预设的多个硬件时钟频率等级中选择大于或等于目标时钟频率等级对应的目标硬件时钟频率，当目标等级对应的硬件时钟频率大于第一硬件时钟频率时，终端设备将前台运行第二操作系统时内核当前使用的硬件时钟频率调整为目标硬件时钟频率，防止终端设备前台运行第二操作系统时内核当前使用硬件时钟频率低于第一硬件时钟频率而导致花屏，有效避免了花屏问题的产生。
- 一种基于存储器、计数器的时序控制电路-202223243122.2
- 李宝才;孔令涛 - 贵州航天电器股份有限公司
- 2022-12-05 - 2023-07-11 - G06F1/08
- 本实用新型提供的一种基于存储器、计数器的时序控制电路；包括依次连接的时钟电路、分频电路、计数器输出电路、存储器电路、逻辑电路，所述时钟电路通晶振产生时钟信号；所述分频电路通过计数器将时钟信号分频，所述计数器输出电路根据时钟信号输出计数值到储存器，储存器根据计数值通过逻辑电路输出对应的地址信号。本实用新型通过计数器产生时钟信号控制存储器输出相应的高低电平信号，由于不需要软件控制，所以减少了软件开发工作和周期，避免了由于软件控制而带来的不可靠性。
- 一种解决全数字传感器裕量小的系统及方法-202310244026.X
- 刘亚东;庄志青;胡红明 - 灿芯半导体（上海）股份有限公司
- 2023-03-14 - 2023-07-04 - G06F1/08
- 本发明公开了一种解决全数字传感器裕量小的系统，属于传感器技术领域，包含DIV模块和多个延迟单元，多个延时单元之间级联构成一个总延迟线，所述总延迟线分为一长一短的两个延迟线，DIV模块的信号输入端连接时钟信号clock，DIV模块的信号输出端连接长延时线的信号输入端，长延时线的信号输出端连接短延迟线；本发明将原来的单周期检测扩展成多周期检测，解决了数字传感器裕量不足，延迟单元延迟不能足够小的问题，从而扩大了数字传感器的使用范围。
- 片上时钟的校准方法、装置和集成电路-202211725282.2
- 刘麒麟;马迁 - 紫光同芯微电子有限公司
- 2022-12-30 - 2023-06-23 - G06F1/08
- 本申请涉及时钟信号处理技术领域，公开了一种片上时钟的校准方法。该校准方法包括：获得被采样时钟的第一频率；确定第一频率和目标频率二者所对应的目标采样计数；以片上时钟的输出频率对被采样时钟输出的频率信号进行采样，并记录第一采样计数；在第一采样计数减去目标采样计数的差值的绝对值大于预设门限值的情况下，调整片上时钟的校准值，并重新以片上时钟的输出频率对被采样时钟输出的频率信号进行采样，记录第一采样计数；在第一采样计数减去目标采样计数的差值的绝对值小于或等于预设门限值的情况下，确认完成片上时钟的校准。采用该校准方法可提高片上时钟的校准效率。本申请还公开一种片上时钟的校准装置和集成电路。
- 一种多板卡输出信号同步方法及装置-202210526331.3
- 赵鑫鑫;魏朝飞;姜凯;李锐 - 山东浪潮科学研究院有限公司
- 2022-05-16 - 2023-06-20 - G06F1/08
- 本发明涉及FPGA设计和量子测控仪器领域，具体提供了一种多板卡输出信号同步方法，具有以下步骤：S1、使用时钟发生器产生参考时钟，同步到板卡；S2、通过FPGA芯片内部的PLL IP核将输入的参考时钟分频，产生采样时钟；S3、再使用信号发生器产生周期为采样时钟周期整数倍的触发信号；S4、各板卡使用自己产生的采样时钟采样触发信号上升沿，得到触发信号计数周期阈值；S5、各板卡再次采样触发信号上升沿后按照计数周期阈值进行循环计数；S6、将信号发生器的触发信号和板卡输出波形连接至示波器；S7、通过上位机PCIE接口向各板卡发送对应的输出信号延时参数；S8、根据延时参数的大小，完成波形同步。与现有技术相比，本发明相对系统时钟频率高很多的高频时钟进行触发信号采样。
- 用于调整时钟频率的存储系统-201811388365.0
- 金荣柱;姜东锡;权慧贞;金炳喆;裴升浚 - 三星电子株式会社
- 2018-11-21 - 2023-06-13 - G06F1/08
- 一种用于调整时钟频率的存储系统，该存储系统包括逻辑电路和锁相环(PLL)电路。逻辑电路使用第一信号确定第一时钟的第一频率并且生成用于调整第一时钟的第一频率的第二信号。锁相环电路接收第二时钟并且使用第二时钟和第二信号生成具有由逻辑电路确定的第一频率的第一时钟。当第二时钟的第二频率变化时，逻辑电路确定第一时钟的第一频率，使得由锁相环电路生成的第一时钟的第一频率基本不变化，并且基于具有由第二信号调整的第一频率的第一时钟运行。
- 动态地配置超频频率的方法和装置-202180067369.2
- D·拉格兰德;N·舒尔曼;L·德拉吉 - 英特尔公司
- 2021-09-17 - 2023-06-09 - G06F1/08
- 已经公开了用于动态地配置超频频率的方法、装置和制品。示例装置包括：时钟速率调节器，该时钟速率调节器用于使处理器核心以第一经超频时钟速率进行操作；比较器，该比较器用于将与处理器核心相对应的感测到的温度与阈值进行比较；以及时钟速率调节器，该时钟速率调节器用于在感测到的温度满足阈值时将处理器核心的时钟速率从第一经超频时钟速率降低用户定义的量，经降低的时钟速率高于处理器核心的正常操作时钟速率。
- 时钟校准方法、装置和电子设备-202110639130.X
- 聂红松;张珂 - 深圳市汇顶科技股份有限公司
- 2021-06-08 - 2023-06-09 - G06F1/08
- 一种时钟校准方法、装置和电子设备，用于对指纹芯片的时钟进行校准，能够提高指纹芯片的时钟的准确度，从而提升指纹芯片的性能。时钟校准方法，用于对设置于电子设备中的指纹芯片的时钟进行校准，包括：向指纹芯片发送配置命令，以使指纹芯片将指纹芯片的当前时钟映射至指纹芯片的目标引脚；检测目标引脚，以获取指纹芯片的当前时钟；根据目标时钟和指纹芯片的当前时钟，确定校准值；向指纹芯片的校准寄存器发送校准值，校准值用于调整指纹芯片的当前时钟。通过将指纹芯片的当前时钟映射至目标引脚，从而可实时检测目标引脚处指纹芯片的当前时钟，并根据实际所需的目标时钟，对指纹芯片的当前时钟进行实时调整，以提高指纹芯片的时钟的准确度。
- 高精度定时方法、装置、存储介质及处理器-202211529912.9
- 史于心;王兴兵;高向东;张东明;安凤栓;宫喜鹏 - 国能智深控制技术有限公司
- 2022-11-30 - 2023-06-06 - G06F1/08
- 本申请实施例提供一种高精度定时方法、装置、存储介质及处理器，属于计算机技术领域，所述方法包括：定时器初始化，并设置定时参数；获取CPU的时钟频率；根据所述时钟频率和所述定时参数确定目标事件的预设间隔时钟周期计数；确定目标事件的当前间隔时钟周期计数；当所述当前间隔时钟周期计数大于或者等于所述预设间隔时钟周期计数时，通过信号量通知目标事件的工作线程。本申请实施例所述方法定时时间精度高，相比现有的毫秒级别的定时器，可以达到百纳秒的精度级别，能够有效提升定时精度。
- 时钟树架构、时钟信号传输方法及设备-202080104699.X
- 金志刚 - 华为技术有限公司
- 2020-07-28 - 2023-06-02 - G06F1/08
- 本申请提供了一种时钟树架构、时钟信号传输方法及设备，该时钟树架构包括时钟源，二分频器和时钟树，其中该时钟源用于产生时钟信号，二分频器用于将时钟源产生的时钟信号的目标时钟频率降低为第一时钟频率以得到待传输时钟信号，第一时钟频率为目标频率的一半，时钟树，用于接收待传输时钟信号，并将待传输时钟信号传送至目标模块，该时钟树的时序逻辑电路采用双沿寄存器和双沿门控单元实现。采用本申请可节省时钟信号传输的功耗，增强时钟信号传输的可靠性，适用性更高。
- 时钟电路、扩展控制器、扩展装置、扩展主机及通信系统-202310030839.9
- 姚胜荣;李维;张叔晗;李钱赞 - 浙江大华技术股份有限公司
- 2023-01-06 - 2023-05-26 - G06F1/08
- 本申请提供一种时钟电路、扩展控制器、扩展装置、扩展主机及通信系统，其中，时钟电路用于通信系统，时钟电路包括：时钟发生器；调制电路，与时钟发生器连接，用于基于时钟发生器输出的时钟信号确定通信系统的时钟架构，在确定时钟架构为独立时钟架构时调制时钟发生器，以使时钟发生器输出未经过扩频的参考时钟信号。通过上述方式，调制电路能实时的检测通信系统的时钟架构，并在确定通信系统的时钟架构为独立时钟架构时，还能对时钟电路的扩频功能进行有效的管理，从而确保通信系统能够基于时钟电路提供的参考时钟信号稳定的进行链路训练，进而使得通信系统能够稳定的进行数据通信。
- 多时钟控制-202080104694.7
- S·D·钱伯斯;S·菲利克斯;I·M·金 - 图核有限公司
- 2020-12-22 - 2023-05-12 - G06F1/08
- 提供两个时钟，快速时钟和慢速时钟，用于为处理单元计时。为两个时钟定义了多个频率设置，称为档位。这些档位中的每个档位都指示快速时钟的最大频率和慢速时钟的最小频率，使得两个频率之间的差距可以保持在可管理的水平，以便减少在两个时钟之间切换时的瞬变。系统根据需要在档位之间切换。响应于确定增加时钟信号的频率，选择较高的档位，在该档位上为该档位定义的最大和最小频率高于先前选择的档位。同样，响应于确定降低时钟信号的频率，选择较低的档位，在该档位上为该档位定义的最大和最小频率低于先前选择的档位。
- 扩频时钟发生装置和方法、及显示装置和触摸显示装置-201811398721.7
- 全载薰;朴铉圭 - 乐金显示有限公司
- 2018-11-22 - 2023-05-12 - G06F1/08
- 披露了扩频时钟发生装置和方法、及显示装置和触摸显示装置，其能够减少EMI而不增加抖动和输入缓冲存储器的容量。该扩频时钟发生装置，包括：频率调制器，配置为：通过根据调制轮廓信号对输入时钟信号进行频率调制，生成其频率相对于预先确定的中心频率可变的输出时钟信号；和轮廓生成器，配置为：生成用于控制输出时钟信号的频率的嵌套调制轮廓，根据嵌套调制轮廓生成调制轮廓信号，并且将调制轮廓信号输出至频率调制器，其中轮廓生成器进一步配置为：通过在时频域中相对于中心频率改变具有三角波形图案的三角调制轮廓的周期和变化范围，生成嵌套调制轮廓，三角波形图案具有预先指定的周期和预先指定的幅度。
- 一种时钟恢复系统电路-202110886706.2
- 鲍宜鹏;史兴强;杨晓刚;苗韵;傅建军 - 中科芯集成电路有限公司
- 2021-08-03 - 2023-05-09 - G06F1/08
- 本发明公开一种时钟恢复系统电路，属于集成电路领域，用于SOC系统时钟的恢复控制，其包括N位多路选择器、异或门、三分之二数字滤波器、M位分频器、三输入或门、G位计数器、L位计数器、比较单元、校准单元、精度单元；本电路可提供脉冲极性可控、软件可控、精度可控、可定时灵活的时钟校准系统；其中，通过极性控制信号SYNCPOL，控制检查边沿。三分之二数字滤波器获得稳定的脉冲信号，用于俘获L位计数器方向和数值，比较单元的结果控制校准的增加或减小的大小，精度单元控制最终校准值。
- 用于多端口降压-升压转换器的切换时钟相移-202180053830.9
- 阿伦·哈梅斯拉;普吉·沙阿;巴维恩·苏雷什;哈里翁·拉伊 - 赛普拉斯半导体公司
- 2021-08-27 - 2023-04-25 - G06F1/08
- 本文描述了用于切换时钟相移的多端口USB电力输送C类型(USB‑C/PD)电力转换器。多端口USB‑C/PD电力转换器包括第一PD端口、第二PD端口以及耦接至第一PD端口和第二PD端口的电力控制器。电力控制器包括用于通过将时钟信号相对于参考时钟信号移位第一相位来生成第一相移时钟信号的第一相控时钟发生器，以及用于通过将时钟信号相对于参考时钟信号移位第二相位来生成第二相移时钟信号的第二相控时钟发生器。第一PD端口和第二PD端口分别响应于基于第一相移时钟信号的第一控制信号和基于第二相移时钟信号的第二控制信号输出电力。
- 一种支持北斗时钟同步和自守时的晶体振荡器-202211693310.7
- 鲁军;杨林 - 广州邦正电力科技有限公司
- 2022-12-28 - 2023-04-18 - G06F1/08
- 本发明公开了一种支持北斗时钟同步和自守时的晶体振荡器，包括：电源模组、PPS输入模组、FPGA模组、PPS输出模组、PPS测量模组、MCU模组、DAC模组、晶振模组、频率输出模组及输出模组，本发明通过MCU模组实时的自动调控压控端电压来进行频率校准。根据北斗卫星时钟信号和恒温晶振时钟信号精度互补这一特点，极大消除了随机误差和累计误差，并通过调控本发明的恒温晶振模组的压控端，使其输出频率随之改变,以维持短期和长期的时间精度和稳定性，本发明可广泛应用于时钟调频领域。
- 专利分类
