[发明专利]预测非易失性存储器件的剩余寿命的方法以及存储设备在审

专利信息
申请号: 202111227999.X 申请日: 2021-10-21
公开(公告)号: CN114664367A 公开(公告)日: 2022-06-24
发明(设计)人: 尹钟轮;宋弦钟;崔城赫;孙弘乐 申请(专利权)人: 三星电子株式会社
主分类号: G11C29/42 分类号: G11C29/42;G11C16/34
代理公司: 北京市立方律师事务所 11330 代理人: 李娜;赵莎
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了预测非易失性存储器件的剩余寿命的方法以及执行该方法的存储设备。在预测非易失性存储器件的剩余寿命的方法中,执行读取序列。所述读取序列包括多个读取操作,所述多个读取操作中的至少一个读取操作被顺序地执行,直到成功地得到所述非易失性存储器件中存储的读取数据。生成序列类别和纠错码(ECC)解码信息。基于所述序列类别和所述ECC解码信息中的至少一者确定所述非易失性存储器件的寿命阶段。当确定所述非易失性存储器件对应于第一寿命阶段时,执行对所述非易失性存储器件的所述剩余寿命的粗略预测。当确定所述非易失性存储器件对应于所述第一寿命阶段之后的第二寿命阶段,执行对所述非易失性存储器件的所述剩余寿命的精细预测。
搜索关键词: 预测 非易失性存储器 剩余 寿命 方法 以及 存储 设备
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202111227999.X/,转载请声明来源钻瓜专利网。

同类专利
  • 一种供选择的容错量子逻辑电路的构造方法、电子设备和存储介质-202310932949.4
  • 杨国武;林晨;胡焮铖;沈宇卓;高恩 - 电子科技大学
  • 2023-07-27 - 2023-10-27 - G11C29/42
  • 本发明公开了一种供选择的容错量子逻辑电路的构造方法、电子设备和存储介质,方法包括以下步骤:获取用户的量子逻辑电路构造需求,量子逻辑电路构造需求包括以纠错能力为主、以实现时间为主、综合纠错能力和实现时间在内的性能需求;根据性能需求,提供对应类型的通用量子门库。本发明当用户需要构造量子逻辑电路时,首先获取用户的量子逻辑电路构造需求,并根据性能需求,提供对应类型的通用量子门库;同时,在现有的7码门库和15码门库的基础上,提供可以了一种可以综合纠错能力和实现时间的新的通用量子门库即非均匀门库,从而可以满足用户不同的纠错能力和实现时间的需求。
  • 具有写掩码的数据校验系统-202311031939.X
  • 周健 - 沐曦集成电路(上海)有限公司
  • 2023-08-16 - 2023-10-27 - G11C29/42
  • 本发明涉及芯片技术领域,尤其涉及一种具有写掩码的数据校验系统,包括设置在预设芯片中的N个芯片内部存储器{M1,M2,…,Mn,…MN}、存储有计算机程序的存储器和处理器,其中,Mn为预设芯片中的第n个内部存储器;Mn对应的ECC位数为An,ECC校验码的位数为Gn,Mn对应的写掩码位数为Bn,Mn对应的数据写入位宽为Cn,Mn对应的存储位宽为Dn,Cn≥An,Cn≥Bn,#imgabs0#Mn中包括一位校验标识位、Gn位ECC校验码存储位和Cn位写入数据存储位。本发明提高了数据校验的灵活性,减少了芯片面积浪费,提升了芯片性能。
  • 用于减少ECC功率消耗的方法及系统-202180094768.8
  • C·V·A·劳伦特 - 美光科技公司
  • 2021-03-02 - 2023-10-24 - G11C29/42
  • 本公开涉及一种用于操作存储器单元阵列的方法,所述方法包括以下步骤:将用户数据存储在所述存储器阵列的多个存储器单元中;将与所述用户数据相关联的奇偶校验数据存储在所述存储器阵列的若干奇偶校验单元中,所述奇偶校验数据对应于从最小纠错码(ECC)校正能力到最大ECC校正能力的多个可选ECC校正能力中的一者;从所述经存储用户数据及奇偶校验数据计算ECC校验子;基于所述ECC校验子,确定所述数据中的错误数目;及基于所述经确定错误数目,选择所述多个ECC校正能力中的ECC校正能力。本文中还公开相关存储器装置及系统。
  • 存储器读取验证-202310403642.5
  • 李炯仲 - 恩智浦有限公司
  • 2023-04-14 - 2023-10-20 - G11C29/42
  • 一种用于验证存储器读取能力的系统包括:存储器装置,所述存储器装置具有编码有验证信息的存储器单元阵列;以及存储器读取控制器,所述存储器读取控制器耦合到所述存储器装置且被配置成执行所存储的过程步骤。所述验证信息包括编码在所述存储器单元阵列的第一行中的第一位值和编码在所述存储器单元阵列的第二行中的第二位值。与所述第一位值中的对应一者在同一位线上的所述第二位值中的每一者具有与所述第一位值中的所述对应一者取反的值。所述所存储的过程步骤包括以下步骤:从所述存储器装置读取所述验证信息;通过与预存储位串比较而确定所述第一位值和所述第二位值是否正确;以及响应于肯定确定,发起正常数据读取操作。
  • 使用机器学习对非易失性存储器进行硬判决解码-202310396144.2
  • A·伯曼 - 三星电子株式会社
  • 2023-04-13 - 2023-10-20 - G11C29/42
  • 一种存储系统包括多个存储单元和具有处理器的存储控制器,每个存储单元存储多个位。存储控制器被配置为响应于来自主机的读命令从存储单元读取输出,以生成第一页的第一原始数据和与第一页相邻的第二页的第二原始数据。存储控制器进一步被配置为对第一原始数据执行硬判决(HD)解码以生成第一解码数据。处理器被配置为将第一解码数据和第二原始数据作为输入特征应用于机器学习算法以生成可靠性信息。存储控制器进一步被配置为使用可靠性信息对第二原始数据执行HD解码以生成第二解码数据。
  • 存储器系统中的动态链路差错保护-202310981228.2
  • J·徐;A·阿尔蒂耶里;D·T·程;D·V·斯里拉玛吉利 - 高通股份有限公司
  • 2018-06-28 - 2023-10-20 - G11C29/42
  • 本申请涉及存储器系统中的动态链路差错保护。当数据通过两个实体之间(诸如在主机和存储器之间)的链路传递时,可能引入差错。可实现链路差错保护方案以检测和纠正链路上发生的差错,从而增强传输可靠性。然而,由于这些保护方案会增加等待时间和功耗两者,这些益处并非没有代价。在一个或多个方面,提议动态地调整所应用的链路差错保护级别以匹配操作环境中的任何变化。例如,链路差错的可能性与链路速度强相关。如果增加链路速度,则可以应用更高的链路差错保护级别来抵消链路差错的增加。如果降低链路速度,则可以降低保护级别,从而可使等待时间和功耗惩罚最小化。
  • 半导体存储器的奇偶校验装置及半导体存储器-201810362508.4
  • 请求不公布姓名 - 长鑫存储技术有限公司
  • 2018-04-20 - 2023-10-13 - G11C29/42
  • 本发明实施例公开了一种半导体存储器的奇偶校验装置及半导体存储器。奇偶校验装置包括存储控制器,提供第一信号并产生第一奇偶校验位;校验电路,与存储控制器连接以接收第一信号形成的第二信号和第一奇偶校验位;校验电路产生奇偶校验结果;输出控制电路,与存储控制器连接以接收第二信号和与第一信号同步的第一时钟信号,生成输出指令和第二时钟信号;缓存电路,与校验电路和输出控制电路连接并根据输出指令输出奇偶校验结果;输出电路,与缓存电路和输出控制电路连接,接收奇偶校验结果,根据第二时钟信号输出奇偶校验结果,以使奇偶校验结果从输出电路输出的时刻相对于第一信号延迟的时钟周期数为预设值,预设值为大于1的正整数。
  • 用于改进存储器的ECC操作的方法及系统-202180094780.9
  • C·V·A·劳伦特;R·穆泽托 - 美光科技公司
  • 2021-03-02 - 2023-10-10 - G11C29/42
  • 本公开涉及一种用于操作存储器胞元阵列的方法,所述方法包括以下步骤:将用户数据存储于所述存储器阵列的多个存储器胞元中;将与所述用户数据相关联的奇偶校验数据存储于所述存储器阵列的奇偶校验胞元中,其中所使用奇偶校验胞元的数目基于所述存储器胞元的状态来选择且与选定错误校正码(ECC)校正能力有关;及对所述多个存储器胞元执行ECC操作,所述ECC校正能力是基于所使用奇偶校验胞元的所述选定数目。本文中还公开相关存储器装置及系统。
  • 随机跳列信息表的生成及验证方法-202310747016.8
  • 马精格 - 四川和芯微电子股份有限公司
  • 2023-06-21 - 2023-10-03 - G11C29/42
  • 本发明公开了一种随机跳列信息表的生成及验证方法,其包括如下步骤:a.获取当前Flash页的字节数及控制器的单次写入长度,并计算获得控制器的写入次数;b.建立从0开始的索引数组,并随机生成跳列表,索引数组对跳列表的各个表格编号;c.根据跳列表中好列和坏列的总长度计算每次控制器写入Flash的第一个位置的列地址;d.根据跳列表的起始位置,依次读取跳列表的数据信息,并根据跳列表的数据信息在Flash中将坏列数据填充为固定代码,将好列数据直接写入Flash中;e.根据跳列表从Flash中读取数据,并与RAM中的好列数据进行对比。本发明的验证方法可真实反映Flash的损坏信息,能够大量提高验证模块的覆盖率,提高验证的完备性,大大减小了芯片的流片时间。
  • 存储系统、控制其的方法和用于对信息位进行编码的装置-202310282584.5
  • 里奥·基索斯;亚龙·沙尼;阿密特·伯曼;阿里尔·道布恰克 - 三星电子株式会社
  • 2023-03-21 - 2023-09-26 - G11C29/42
  • 提供存储系统、控制其的方法和用于对信息位进行编码的装置。用于对信息位进行编码以供存储的系统、装置和方法,包括:对信息位和平衡位进行编码,以获得第一布置的第一位块;置换第一位块,以获得第二布置的第二位块;对第二位块进行编码,以获得第二布置的第三位块;置换第三位块的第一部分,以获得第一布置的第四位块,并且对第四位块进行编码,以获得第一布置的第五位块;置换第三位块的第二部分,并且基于第五位块和第三位块的置换的第二部分来调整平衡位;基于调整的平衡位来调整第一布置,并且基于调整的第一布置来获得码字;并且将码字发送到存储装置。
  • 闪存数据的分析方法、装置、终端设备及存储介质-202110752810.2
  • 戴亮;朱钦床;陈宗廷;李斌 - 深圳市宏旺微电子有限公司
  • 2021-07-02 - 2023-09-26 - G11C29/42
  • 本申请适用于闪存技术领域,尤其涉及一种闪存数据的分析方法、装置、终端设备及存储介质。该方法针对闪存中每个闪存块执行写入数据并记录写入数据时的写入温度,在测试温度范围下,读取每个闪存块中的数据并记录读取数据时的读取温度,获取读取出错的闪存块的标识信息以及该闪存块对应的读取错误的比特数、读取温度和写入温度,将上述读取出错的闪存块的信息生成分析表,实现对闪存的读写性能测试,且根据在温度条件下闪存块的读取错误的比特数,可以结合温度情况更加准确地得到每个闪存块的测试结果,以用于判定闪存的可靠性。
  • 数据存储装置及其操作方法-201910994869.5
  • 池承九;李炫准;朴炳奎 - 爱思开海力士有限公司
  • 2019-10-18 - 2023-09-26 - G11C29/42
  • 本申请描述了用于有效地执行读取失败恢复操作的方法、系统和装置。示例数据存储装置包括:非易失性存储器装置,包括混合了编程完成页面和编程进行中页面的页面组;缓冲存储器,被配置成缓冲待存储在页面组的页面中的数据和XOR奇偶校验;恢复电路,被配置成恢复读取失败数据的错误;以及处理器,被配置成控制恢复电路从缓冲存储器读取与编程进行中页面对应的数据和XOR奇偶校验,并使用与编程完成页面之中除存储读取失败数据的页面之外的剩余编程完成页面对应的数据以及从缓冲存储器读取的数据和XOR奇偶校验来恢复读取失败数据的错误。
  • 参考光辅助相位错误纠正的数据存储方法、装置及系统-202310628930.0
  • 张猛;吴非;于勤;赵雅慧;谢长生 - 华中科技大学
  • 2023-05-31 - 2023-09-22 - G11C29/42
  • 本发明公开了参考光辅助相位错误纠正的数据存储方法、装置及系统,属于全息存储技术领域,数据写入过程中,将参考比特与信息比特一起进行编码;数据读取过程包括:读取指定相位数据页并进行相位解调后确定各比特的初始LLR;对于任意一个比特,若为参考比特且为比特1,则设定为m(m1);若为参考比特且为比特0,则设定为p(p+m=0);若为信息比特或校验比特且为比特1,则设定为1;若为信息比特或校验比特且为比特0,则设定为‑1;利用初始LLR激活LDPC译码过程,完成译码。本发明能够充分利用不同类型比特数据的可靠性差异的先验知识,在提高LDPC译码过程中初始LLR信息计算精度的同时提高计算效率,进一步提高全息光存储系统的读性能。
  • 存储器系统和对从多个存储器基元读取的数据执行错误纠正的方法-202211208800.3
  • 清水元贵;樱田健次;熊野尚人 - 铠侠股份有限公司
  • 2022-09-30 - 2023-09-22 - G11C29/42
  • 本公开涉及存储器系统和对从多个存储器基元读取的数据执行错误纠正的方法。实施例提供了具有增强的错误纠正能力的存储器系统和对从多个存储器基元读取的数据执行错误纠正的方法。一种存储器系统包括:半导体存储器装置,其包括多个存储器基元,每个存储器基元被配置为根据其阈值电压以非易失性方式存储数据并被连接到字线;以及控制器,其被配置为:基于从多个存储器基元读取的硬位数据和软位数据执行错误纠正;基于已纠正数据生成第一表;确定第一电压与第二电压之间的电压差,第一电压是在读取被纠正的数据时施加到字线的电压;以及基于电压差纠正第一表。
  • 利用额外系统位的内部错误校验和校正(ECC)-201780022375.X
  • K·贝恩斯;B·纳莱;R·阿加瓦尔 - 英特尔公司
  • 2017-05-02 - 2023-09-22 - G11C29/42
  • 存储器子系统包括数据总线,其用于将存储器控制器耦合到一个或多个存储器设备。存储器控制器和一个或多个存储器设备传输用于存储器存取操作的数据。数据传输包括通过传输周期突发传输数据位和相关联的校验位。存储器设备包括与由存储器控制器管理的系统ECC分开的内部错误校验和校正(ECC)。利用用于存储器设备的2^N个数据位的2N个传输周期,存储器设备可以提供用于N+1个内部校验位的多达2N个存储单元,这可以留出多达(2N减(N+1))个额外位供系统使用以用于更鲁棒的ECC。
  • 存储器刷新调节方法、装置、调节电路及存储器件-202110618210.7
  • 王小光 - 西安紫光国芯半导体有限公司
  • 2021-05-31 - 2023-09-19 - G11C29/42
  • 本发明公开了一种存储器刷新调节方法、装置、调节电路以及存储器件,通过复用每个存储区域的ECC模块产生的报错信号,分别对每个存储区域中的数据存储错误进行统计;分别检测每个存储区域的累计错误数量是否达到预设阈值,将累计错误数量达到预设阈值的存储区域确定为目标存储区域;将目标存储区域的刷新控制频率从默认频率调整为设定频率,同时启动预设的计时器,并将目标存储区域对应的当前错误统计数量清零;直至计时时间达到预设时长,再将目标存储区域的刷新控制频率恢复为默认频率。这样能够针对存在数据失效风险的存储区域进行刷新效率调整,有利于改善DRAM存储阵列的retention问题。
  • 用于执行并行读取-修改-写入操作的存储器器件-201810588868.6
  • 车相彦;全仁雨 - 三星电子株式会社
  • 2018-06-08 - 2023-09-19 - G11C29/42
  • 本发明提供了一种被配置为执行并行读取‑修改‑写入操作的存储器器件,其根据数据掩码选项生成用于从存储器单元阵列读取的第一部分数据和第二部分数据的纠正子,纠正第二部分数据的错误,通过组合第二数据与经纠正的第二部分数据来生成合并的数据,并生成用于合并的数据的内部奇偶校验。存储器器件将第二部分数据设置为二进制值0,通过组合设置为二进制值0的第二部分数据和第二数据来生成第三数据,生成用于第三数据的第三奇偶校验,并基于纠正子、部分奇偶校验和第三奇偶校验来生成用于合并的数据的内部奇偶校验。
  • 存储系统和存储模块-201911271954.5
  • 宋永旭;金铉锡 - 爱思开海力士有限公司
  • 2019-12-12 - 2023-09-19 - G11C29/42
  • 一种存储系统,包括:错误校正码生成电路,其适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码,以输出包括所述写入数据和错误校正码的码字;第一数据映射电路,其适用于将所述码字的符号映射为数据字;以及存储器,其适用于储存所述数据字。
  • 存储器刷新补偿方法、装置、补偿电路及存储器件-202110602709.9
  • 王小光 - 西安紫光国芯半导体有限公司
  • 2021-05-31 - 2023-09-15 - G11C29/42
  • 本发明公开了一种存储器刷新补偿方法、装置、补偿电路以及存储器件,通过复用每个存储区域的ECC模块产生的报错信号,分别对每个存储区域中的数据存储错误进行统计;分别检测每个存储区域的累计错误数量是否达到预设阈值,将累计错误数量达到预设阈值的存储区域确定为目标存储区域;将目标存储区域的同步刷新行数从默认行数调整为设定行数,同时启动对刷新指令的计数,并将目标存储区域对应的当前错误统计数量清零;直至刷新指令的累计数量达到目标值,再将目标存储区域的同步刷新行数恢复到默认行数,这样能够针对存在数据失效风险的存储区域进行刷新补偿,有利于改善DRAM存储阵列的retention问题。
  • 生成目标组合存储器的系统-202311031941.7
  • 周健 - 沐曦集成电路(上海)有限公司
  • 2023-08-16 - 2023-09-12 - G11C29/42
  • 本发明涉及芯片技术领域,尤其涉及一种生成目标组合存储器的系统,实现步骤C1、遍历存储器数据库,生成候选存储器集合;步骤C2、遍历候选存储器集合,选择一个或两个候选存储器作为组合单元,组合生成候选组合存储器,生成候选组合存储器集合;步骤C3、获取每一候选组合存储器的组合面积和组合功耗;步骤C4、获取每一候选组合存储器对应的综合性能值;步骤C5、将候选组合存储器集合中综合性能值最小的候选组合存储器确定为目标组合存储器。本发明能够快速生成符合目标尺寸和目标频率的目标组合存储器,减小了芯片面积,降低了芯片功耗,提高了芯片性能。
  • 一种数据存储方法、装置、设备及介质-202310716986.1
  • 孙秀强;黄家明;朱慧蓉;路永轲 - 浪潮(山东)计算机科技有限公司
  • 2023-06-16 - 2023-09-12 - G11C29/42
  • 本发明公开了一种数据存储方法、装置、设备及介质,涉及计算机技术领。该数据存储方法,应用于服务器的操作系统,包括:实时检测不可纠正错误对应的不可纠正错误寄存器的状态位;此时保证了发现不可纠正错误时效性,能够对不可纠正错误及时处理;根据状态位的输出数据确定系统内是否产生不可纠正错误;当确定系统内产生不可纠正错误时,传输中断信号至基本输入输出系统;通过中断信号锁住硬盘的数据传输接口,并执行下关机操作,由于中断信号锁住硬盘的数据传输接口,避免了错误数据被认为是正常数据,导致错误数据落盘,进一步导致硬盘数据失效的情况。此时进一步实现了节约系统硬盘的存储空间并同时实现保证数据存储的准确性。
  • 存储器和存储器的测试方法-202011058602.4
  • 王佳;孙圆圆 - 长鑫存储技术有限公司
  • 2020-09-30 - 2023-09-08 - G11C29/42
  • 本发明实施例提供一种存储器和存储器的测试方法,其中,存储器包括:存储模块,用于存储数据信息,存储模块包括主存储模块和校验位存储模块,主存储模块用于存储有效数据,校验位存储模块用于存储校验位数据;读写驱动模块,与存储模块连接,用于从存储模块中读取数据信息,或将数据信息写入存储模块;数据处理模块,与读写驱动模块连接,用于对读写驱动模块输出的数据信息进行检错纠错的解码操作,或用于对输入到读写驱动模块的数据信息进行检错纠错的编码操作,本发明实施例目的在于实现高效测试存储器中用来存储有效数据的存储区域和用来存储ECC校验位数据的存储区域。
  • 数据传输电路、数据传输方法和存储器-202210174055.9
  • 冀康灵 - 长鑫存储技术有限公司
  • 2022-02-24 - 2023-09-05 - G11C29/42
  • 本公开涉及半导体电路设计领域,特别涉及一种数据传输电路、数据传输方法和存储器,包括:至少两个数据传输结构;每一数据传输结构包括存储传输端、总线传输端和交互传输端;从存储传输端输入的数据,通过总线传输端输出或通过交互传输端输出;从总线传输端输入的数据,通过存储传输端输出或通过交互传输端输出;从交互传输端输入的数据,通过总线传输端输出或通过存储传输端输出;控制模块,接收存储器提供的输入控制信号和调整控制信号,被配置为,基于调整控制信号对输入控制信号进行延迟输出,以生成对应于输入控制信号的输出控制信号,输入控制信号和输出控制信号用于指示数据传输结构的数据传输路径,以提高存储器的读写数据传输效率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top