[发明专利]浅槽隔离结构的制备方法、浅槽隔离结构和半导体结构在审

专利信息
申请号: 202110925394.1 申请日: 2021-08-12
公开(公告)号: CN115841982A 公开(公告)日: 2023-03-24
发明(设计)人: 郑孟晟 申请(专利权)人: 长鑫存储技术有限公司
主分类号: H01L21/762 分类号: H01L21/762;H10B12/00
代理公司: 北京派特恩知识产权代理有限公司 11270 代理人: 高天华;张颖玲
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请实施例提供了一种浅槽隔离结构的制备方法、浅槽隔离结构和半导体结构,该浅槽隔离结构的制备方法包括:提供基底,于基底上形成多个第一沟槽,且第一沟槽的剖面宽度沿垂直方向向下呈增大趋势;于基底的顶部和多个第一沟槽的内侧通过沉积工艺形成连续的第一隔离层,且第一隔离层位于第一沟槽内的部分形成第二沟槽;第二沟槽的剖面宽度沿垂直方向向下保持不变;于第一隔离层的表面通过ISSG工艺形成连续的第二隔离层,且第二隔离层位于第二沟槽内的部分将第二沟槽完全填满。这样,由于第一沟槽的剖面宽度沿垂直方向向下呈增大趋势,可以直接对第一沟槽进行隔离层的填充,不仅简化了浅槽隔离结构的制程,而且提高了该隔离结构的绝缘性能。
搜索关键词: 隔离 结构 制备 方法 半导体
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202110925394.1/,转载请声明来源钻瓜专利网。

同类专利
  • 一种沟道处理方法及存储介质-202310826153.0
  • 杨欣;郭振强;黄鹏;孙少俊 - 华虹半导体(无锡)有限公司
  • 2023-07-06 - 2023-10-24 - H01L21/762
  • 本发明属于微电子技术领域,尤其涉及一种沟道处理方法及存储介质;于紧前的沟槽成型步骤形成基础拓扑即沟槽隔离结构(111),于内缩PB(Pull Back)的沟槽上进一步构造处置层的介质结构,即第五膜结构(050);进而可结合沟槽隔离结构(111)的物理特征,例如浅沟槽隔离结构STI(Shallow Trench Isolation),生成功能单元,又如存储介质;其中,第五膜结构(050)可采用去耦合等离子氮化工艺DPN(Decoupled Plasma Nitridation)来构造,可有效缓冲高宽比制程HARP(High Ratio Process)在沟道产生的应力,亦可确保特定载流子的迁移率;其方法可有效改善静态随机存储器SRAM(Static Random Access Memory)的失配(Mismatch)特性,提升器件的一致性(Uniformity)、减少漏电并提升产品良率;其方法及产品的制备无须添置步骤,可在原制程上灵活升级。
  • 一种硅基绝缘体上玻璃衬底结构及其制作方法-202310935417.6
  • 武震宇;苏泳全;刘艺晨;王栎皓 - 中国科学院上海微系统与信息技术研究所
  • 2023-07-27 - 2023-10-24 - H01L21/762
  • 本发明提供一种硅基绝缘体上玻璃衬底结构及其制作方法,包括以下步骤:提供一第一晶圆,所述第一晶圆的上表层设有第一键合层;提供一第二晶圆,所述第二晶圆的下表层设有第二键合层;将所述第一键合层的上表面与所述第二键合层的下表面进行键合,键合后,所述第一键合层与所述第二键合层构成的叠层结构中至少包括第一截止层、第二截止层。本发明通过硅基绝缘体上玻璃衬底结构的制作方法制作得到的硅基绝缘体上玻璃衬底结构,采用所述第一截止层、所述第二截止层构成的双截止层结构作为所述硅基绝缘体上玻璃衬底结构的刻蚀截止层,解决了硅玻璃键合晶圆图形化时无法获得高质量平整的玻璃界面的问题。
  • 半导体基底的制备方法及半导体器件-202110757022.2
  • 杨航;全钟声 - 长鑫存储技术有限公司
  • 2021-07-05 - 2023-10-24 - H01L21/762
  • 本发明提供一种半导体基底的制备方法及半导体器件。该方法包括:在半导体衬底上形成有源区与隔离沟槽;在隔离沟槽中以及有源区的表面沉积绝缘氧化物,其中,位于隔离沟槽中的绝缘氧化物为隔离结构,位于隔离结构的表面和有源区的表面的绝缘氧化物为隔离层;去除隔离层,使隔离结构的表面与有源区的表面平齐;蚀刻有源区至一预设深度,形成有源凹槽;在有源凹槽中外延生长半导体衬底,使有源区的表面与隔离结构的表面平齐。本发明的制备方法能够消除隔离结构与隔离沟槽的应力,保证了有源区不会受到应力破坏而产生缺陷或裂缝,同时避免影响器件的沟道中载流子的迁移率而影响器件性能,提高了半导体器件的良率。
  • 制造应变绝缘体上半导体衬底的方法-201780029897.2
  • 沃尔特·施瓦岑贝格;G·夏巴纳;尼古拉斯·达瓦尔 - 索泰克公司
  • 2017-05-17 - 2023-10-24 - H01L21/762
  • 本发明涉及制造应变绝缘体上半导体衬底的方法,所述方法包括:(a)提供包括单晶半导体层(13)的供体衬底(1);(b)提供包括应变单晶半导体材料的表面层(20)的接收衬底(2);(c)使所述供体衬底(1)与所述接收衬底(2)接合,介电层(11,22)位于界面处;(d)将所述单晶半导体层(13)从所述供体衬底(1)转移至所述接收衬底(2);(e)从由所转移的单晶半导体层(13)、所述介电层(11,22)和所述应变半导体材料层(20)形成的堆叠体切割下一部分,所述切割操作导致所述应变半导体材料中应变的弛豫,并且导致将所述应变的至少一部分施加至所转移的单晶半导体层。步骤(b)另外包括在所述接收衬底(2)的应变半导体材料层(20)上形成介电接合层(22)或由与所述供体衬底(1)的单晶半导体层(13)相同的弛豫或至少部分弛豫的单晶材料组成的接合层(23),并且在步骤(c)中,所述接合层(22,23)位于所述供体衬底和所述接收衬底之间的接合界面处。
  • 具有接触结构的半导体元件的制备方法-202310077409.2
  • 蔡志楹;王瑞僧;陈益义 - 南亚科技股份有限公司
  • 2023-02-01 - 2023-10-20 - H01L21/762
  • 本公开提供一种半导体元件的制备方法。该制备方法包括提供一半导体基底,该半导体基底包括一主动区与一隔离结构。该制备方法还包括在该半导体基底的该主动区上形成一接触结构。该制备方法还包括在该接触结构的相对两侧形成一介电间隙子。该制备方法还包括在该半导体基底的该隔离结构上形成一导电元件,其中该介电间隙子具有面向该导电元件的一凹面。
  • 用于分离同一半导体管芯上的不同晶体管区的隔离结构-202310403144.0
  • 马凌;R·哈泽;T·亨森 - 英飞凌科技奥地利有限公司
  • 2023-04-14 - 2023-10-20 - H01L21/762
  • 一种半导体器件,包括:半导体衬底;在所述半导体衬底上的外延层或层堆叠;多个第一类型的晶体管单元,所述多个第一类型的晶体管单元形成在所述外延层或层堆叠的第一区中并且并联电耦合以形成垂直功率晶体管;多个第二类型的晶体管单元,所述第二类型不同于所述第一类型,并且所述多个第二类型的晶体管单元形成在所述外延层或层堆叠的第二区中;以及隔离结构,所述隔离结构横向且垂直地界定所述外延层或层堆叠的所述第二区。所述隔离结构的侧壁和底部包括电介质材料,所述电介质材料将所述外延层或层堆叠中的所述多个第二类型的晶体管单元与所述多个第一类型的晶体管单元电隔离。还描述了制造半导体器件的方法。
  • 深沟槽隔离结构的制备方法及半导体器件-202010156436.5
  • 许昭昭 - 上海华虹宏力半导体制造有限公司
  • 2020-03-09 - 2023-10-20 - H01L21/762
  • 本申请公开了一种深沟槽隔离结构的制备方法及半导体器件,该器件包括深沟槽隔离结构。本申请通过在LDMOS器件的制备过程中,在深沟槽隔离结构对应的第一沟槽刻蚀形成后,对第一沟槽进行磷离子注入,在第一沟槽的侧壁和底部形成N型重掺杂层,该N型重掺杂层可将与其接触的N型埋区引出,因此不需要在形成深N型阱时耗费较长的时间进行高温热推进使深N型阱扩散与N型埋层接触以便于引出,从而降低了高温热推进的处理时间,降低了制造成本;同时,由于高温热推进时间缩短,因此阻止了N型埋层向上的进一步扩散,增加了器件纵向结构中的耐压长度,提高了纵向耐压。
  • 一种半导体器件及其制造方法-202311009356.7
  • 张玉廷;肖莉红;司伟 - 荣芯半导体(淮安)有限公司
  • 2023-08-10 - 2023-10-17 - H01L21/762
  • 一种半导体器件及其制造方法,所述制造方法包括:提供半导体衬底,所述半导体衬底包括有源区和位于所述有源区之间的隔离区;在所述半导体衬底上形成图案化的掩膜层,所述掩膜层具有对应于所述隔离区的窗口;以所述掩膜层为掩膜刻蚀所述半导体衬底,在所述半导体衬底的所述隔离区中形成深沟槽隔离结构;对所述深沟槽隔离结构的底部进行横向扩展。本发明实施例的半导体器件及其制造方法将深沟槽隔离结构的底部进行横向扩展,能够提高深沟槽隔离结构的隔离长度,提高隔离效果,并降低工艺难度。
  • 沟槽隔离结构制备方法和半导体器件制备方法-202010272967.0
  • 徐陈明;车范锡;关文婧 - 长鑫存储技术有限公司
  • 2020-04-09 - 2023-10-17 - H01L21/762
  • 本申请涉及一种沟槽隔离结构制备方法和半导体器件制备方法,其中,该沟槽隔离结构制备方法包括:在衬底上开设沟槽,并在沟槽的底部填入预设厚度的第一介质层;在第一介质层上方的沟槽侧壁上形成补偿膜;在沟槽内填入第二介质层以形成沟槽隔离结构,补偿膜在填入第二介质层后被全部消耗。在本申请中,引入薄膜补偿技术,可以减小有源区在清洗、热氧化等工艺中的损耗,同时,在沟槽底部不形成补偿膜,可以避免出现沟槽底部狭窄区域的补偿膜难以被消耗掉而出现残余的现象。
  • 半导体结构的形成方法-202310965644.3
  • 张明;张明堂;宋受壮;胡俊杰;肖畅 - 长鑫科技集团股份有限公司
  • 2023-07-31 - 2023-10-13 - H01L21/762
  • 本公开关于半导体技术领域,涉及一种半导体结构的形成方法,该形成方法包括:提供衬底,衬底包括浅沟槽隔离结构以及由浅沟槽隔离结构分隔成的多个有源区;形成覆盖浅沟槽隔离结构和有源区的绝缘层;在绝缘层的表面形成隔离层;对有源区和位于有源区顶部的绝缘层及隔离层进行蚀刻,以形成位线接触孔和隔离结构;形成覆盖隔离结构并填满位线接触孔的接触材料层;以隔离结构为停止层对接触材料层进行第一次研磨,以使接触材料层的表面与隔离结构的顶面齐平;以绝缘层为停止层对接触材料层进行第二次研磨,以在位线接触孔内形成位线接触结构,位线接触结构的顶面与绝缘层的顶面齐平。本公开的形成方法可改善位线接触结构的表面轮廓,减小结构缺陷。
  • 沟槽隔离结构的形成方法-202310848400.7
  • 刘聪;储郁冬 - 上海积塔半导体有限公司
  • 2023-07-11 - 2023-10-10 - H01L21/762
  • 本申请提供了一种沟槽隔离结构的形成方法。所述方法包括如下步骤:沟槽刻蚀步骤;沟槽填充步骤,于所述基底表面以及所述沟槽内沉积隔离材料形成隔离层,并通入溅射气体,对所述沟槽靠近所述预设掩模版的拐角处的隔离层进行轰击,以使得所述拐角处的隔离层的平坦度满足预设平坦阈值;以及平坦化步骤。本申请沟槽填充采用沉积加溅射模式,在保证沟槽填充能力的基础上,有效改善膜层表面均匀性;且通过采用通入过量氧气,以使部分氧气作为溅射气体的方式,可以减小对基底的轰击损害、降低气体管道的维护成本、减少设备耗材成本、降低产品成本、提高产品竞争力。
  • 一种沟槽隔离结构的形成方法-202310850629.4
  • 刘聪;储郁冬 - 上海积塔半导体有限公司
  • 2023-07-11 - 2023-10-10 - H01L21/762
  • 本申请提供了一种沟槽隔离结构的形成方法。所述方法包括如下步骤:沟槽刻蚀步骤,隔离材料沉积步骤,隔离层刻蚀步骤,溅射步骤;重复所述隔离材料沉积步骤、所述隔离层刻蚀步骤以及溅射步骤,直至在所述沟槽内填满隔离材料,且所述拐角处的隔离层的平坦度满足预设平坦阈值;以及平坦化步骤。本申请通过改善沟槽填充工艺,采用沉积加刻蚀加溅射模式,在保证较大深宽比的填充能力的基础上,有效改善沟槽拐角处隔离层的平坦度,改善膜层表面均匀性,降低后续化学机械研磨工艺风险和挑战,提高产品竞争力。
  • 基于SOI衬底的DTI隔离形成工艺-202310721133.7
  • 王俊杰;蔡莹;朱兆强;金锋 - 上海华虹宏力半导体制造有限公司
  • 2023-06-19 - 2023-10-10 - H01L21/762
  • 本发明公开了一种基于SOI衬底的DTI隔离形成工艺,在SOI衬底上进行刻蚀形成DTI沟槽;所述DTI沟槽的刻蚀,其底部仍保留一定厚度的外延硅层;进行热氧化工艺,充分氧化使所述DTI沟槽底部剩余的外延硅层全部转化为氧化层;对所述DTI沟槽进行多晶硅膜层淀积,将所述DTI沟槽的剩余空间填充满多晶硅。本发明工艺为了防止DTI沟槽底部产生空洞而降低隔离环耐压,采用在DTI沟槽刻蚀完成后,DTI沟槽底部保留一定厚度的外延硅层,然后通过热氧化工艺将DTI沟槽底部的残余外延硅层氧化成氧化膜,该氧化膜与SOI衬底自带的氧化层形成为一体完全包围隔离环,不会形成空洞或者空隙,从而形成良好的隔离介质。
  • 半导体结构制作方法及半导体结构-202111027487.9
  • 刘子玄 - 长鑫存储技术有限公司
  • 2021-09-02 - 2023-10-10 - H01L21/762
  • 本申请实施例属于半导体制造技术领域,具体涉及一种半导体结构制作方法及半导体结构。本申请实施例用以解决相关技术中盲孔内填充填充材料时容易产生空隙的问题。衬底上具有盲孔;形成覆盖盲孔的孔壁和孔底的阻挡层;在阻挡层上形成钝化层,钝化层的厚度沿孔口到孔底的方向逐渐减小;向盲孔内填充填充材料,钝化层与填充材料反应,以使得填充材料先充满钝化层和孔底之间的盲孔,直至钝化层被耗尽,以形成第一填充部;向盲孔内填充填充材料,直至填充材料充满盲孔。与相关技术中直接向盲孔内填充填充材料相比,使填充材料先充满钝化层和孔底之间的盲孔,从而减小盲孔的孔深,再使填充材料充满盲孔,进而避免盲孔内出现空隙。
  • 半导体结构的制作方法-202110784653.3
  • 吴潮 - 长鑫存储技术有限公司
  • 2021-07-12 - 2023-10-03 - H01L21/762
  • 本申请实施例公开了一种半导体结构的制作方法,包括:在半导体衬底上进行图形化刻蚀,形成凹陷区域;在衬底表面形成第一保护层;其中,所述衬底表面为所述凹陷区域以外未被刻蚀的区域表面;在所述凹陷区域内形成隔离结构;去除所述衬底表面的所述第一保护层。通过本申请实施例的方法,可以减少半导体结构制作过程中产生Divot的现象,提升产品性能。
  • 用于半导体器件的浅沟槽隔离结构及其制备方法-202310800303.0
  • 宋富冉;施平;周儒领 - 合肥晶合集成电路股份有限公司
  • 2023-06-30 - 2023-10-03 - H01L21/762
  • 公开了用于半导体器件的浅沟槽隔离结构及其制备方法,所述方法包括:在衬底上形成半导体层;形成一个或者多个沟槽,所述沟槽包括贯穿所述半导体层的上部和延伸至所述衬底内的下部;形成第一氧化层,所述第一氧化层覆盖所述沟槽下部的侧壁和所述沟槽底部;形成第一阻挡层,所述第一阻挡层覆盖所述第一氧化层以及所述沟槽上部的侧壁;形成第二阻挡层,所述第二阻挡层覆盖所述第一阻挡层;形成第二氧化层,所述第二氧化层覆盖所述第二阻挡层,并且填充所述沟槽。本申请实施例的浅沟槽隔离结构及其制备方法减轻了STI应力,从而抑制半导体器件的反向窄沟道效应。
  • 一种浅沟槽隔离结构的制备方法-202310844653.7
  • 徐陈明;屠小龙;张跃;彭泰彦;许开东 - 江苏鲁汶仪器股份有限公司
  • 2023-07-11 - 2023-09-29 - H01L21/762
  • 本申请公开了一种浅沟槽隔离结构的制备方法,所述制备方法包括:提供一半导体基底;在半导体基底表面形成第一膜层结构;在第一膜层结构背离半导体基底的一侧形成刻蚀阻挡层;在刻蚀阻挡层背离第一膜层结构的一侧形成第二膜层结构;在第二膜层结构上刻蚀形成第一凹槽,以露出刻蚀阻挡层;基于第一凹槽,刻蚀所述刻蚀阻挡层以及第一膜层结构形成第二凹槽,以露出半导体基底;基于第一凹槽和第二凹槽,刻蚀半导体基底,在半导体基底的表面内形成第三凹槽,以在半导体基底表面内形成浅沟槽隔离结构。在该制备方法中,在第一膜层结构的表面形成刻蚀阻挡层,且刻蚀阻挡层与刻蚀气体反应速度较低,以使得形成的浅沟槽隔离结构的沟槽底部的平坦度提高。
  • 半导体器件的制造方法-202110466461.8
  • 刘冲;任媛媛;严强生;陈宏;曹秀亮 - 上海华虹宏力半导体制造有限公司
  • 2021-04-27 - 2023-09-29 - H01L21/762
  • 本发明提供了一种半导体器件的制造方法,包括提供衬底,所述衬底上依次形成有层间介质层和金属层,所述金属层内形成有开口,所述开口暴露的所述层间介质层的表面存在第一突起缺陷;在所述金属层的表面和所述开口的侧壁及底部形成保护层,采用高密度等离子体化学气相沉积工艺去除所述保护层上存在的第二突起缺陷并沉积介质层;或者,在所述开口内填充介质层并延伸覆盖所述开口两侧的所述金属层,对所述介质层进行平坦化处理,以去除所述第二突起缺陷。本发明去除保护层或介质层表面的第二突起缺陷,从而减少或避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度,从而改善半导体器件的形貌和性能。
  • 深沟槽隔离结构的形成方法-202310882322.2
  • 王秀金;王宇;陈勇树 - 粤芯半导体技术股份有限公司
  • 2023-07-19 - 2023-09-29 - H01L21/762
  • 本发明提供一种深沟槽隔离结构的形成方法,在半导体衬底中形成初沟槽之后,继续以图形化的光刻胶层为掩膜,通过第二等离子体刻蚀工艺对初沟槽进行刻蚀,以去除初沟槽侧壁上的多个第一尖角并增大初沟槽与半导体衬底之间的角度而形成深沟槽,并通过第三等离子体刻蚀工艺对深沟槽进行刻蚀,以去除深沟槽的侧壁上的第二尖角,使深沟槽的侧壁平滑,由此改善深沟槽的形貌,从而提高深沟槽隔离结构的性能。
  • 使半导体表面平整的制造方法-201680079658.3
  • 王刚;C·R·洛泰斯;S·奎斯金 - 环球晶圆股份有限公司
  • 2016-11-15 - 2023-09-29 - H01L21/762
  • 提供一种用于制备包括具有平整表面的装置层的半导体结构例如绝缘体上半导体结构的方法。所述所提供方法涉及通过在高温下使用应力增强表面扩散而使半导体衬底表面平整。此方法的目的是达到原子级表面平整度(例如,如根据在30um X 30um AFM测量内的均方根测量的1.0与1.5埃之间的范围中的平整度),其在先进(亚28nm)CMOS装置制造中是所需的。
  • 一种用于衬底背面引出的深沟槽隔离及其制备方法-201911126991.7
  • 曾绍海;李铭;刘谆骅 - 上海集成电路研发中心有限公司
  • 2019-11-18 - 2023-09-26 - H01L21/762
  • 本发明公开的一种用于衬底背面引出的深沟槽隔离,包括衬底和位于衬底中的深沟槽,其中,所述深沟槽位于所述衬底背面,所述深沟槽中依次形成有填充层Ⅰ和填充层Ⅱ,且所述填充层Ⅰ的消光系数大于填充层Ⅱ;所述衬底中的信号通过所述深沟槽周围的掺杂衬底进行引出。本发明提供的一种用于衬底背面引出的深沟槽隔离及其制备方法,在深沟槽中依次沉积消光系数较大的填充层Ⅰ,和消光系数较小的填充层Ⅱ,在激光退火过程中,既能避免深沟槽隔离下面的器件或金属受到激光光强的影响,又能避免由于吸光造成的在深沟槽隔离两侧的N型掺杂和P型掺杂衬底中激光光强分布不均匀问题。
  • 半导体结构及其制作方法-201910722668.X
  • 黄其赞 - 长鑫存储技术有限公司
  • 2019-08-06 - 2023-09-26 - H01L21/762
  • 本发明实施例涉及一种半导体结构及其制作方法,半导体结构的制作方法包括:提供衬底,所述衬底内具有沟槽;采用热处理原子层沉积,在所述沟槽侧壁及底部形成第一隔离层;在所述第一隔离层表面形成第二隔离层,所述第二隔离层填充满所述沟槽,且形成所述第二隔离层的工艺步骤包括至少一步等离子体增强原子层沉积工艺。本发明有利于减少半导体结构的漏电流,提高半导体结构的电性能和良率。
  • 一种平坦化方法、沟道隔离结构及芯片-202310793984.2
  • 赵慧;李志国;徐杰;周洋;蒋辉 - 华虹半导体(无锡)有限公司
  • 2023-06-30 - 2023-09-22 - H01L21/762
  • 本发明属于微电子技术领域,尤其涉及一种平坦化方法、沟道隔离结构及芯片;通过在预设的沟道结构,即第九九沟道隔离结构(099)通过原位水汽生成ISSG(In‑Situ Steam Generation)过程进行预处理,亦即进行第三膜构造步骤(300)处理,将目标介质或多晶硅消耗掉预设的比例,从而消除化学机械抛光CMP(Chemical Mechanical Polishing)平坦化过程中负载效应LE(Loading Effect)导致的尖角和残留物瑕疵;其第六隔离结构(106)可采用氧氮氧ONO(Oxide‑Nitride‑Oxide)多层结构实现,由于同步去除了当前介质层上的(多晶硅)残留物;使得其线内(Inline)监控指标和成品的数据保持DRT(Data ReTention)特性及良率YR(Yield Rate)得到了有效提升,尤其适用于浅沟槽隔离结构STI(Shallow Trench Isolation)中存在图形密度差异,即第一工作区和第二工作区的场景。
  • 用于半导体图案上浅沟槽的间隙填充方法、半导体器件-202210247748.6
  • 金泰源 - 成都高真科技有限公司
  • 2022-03-14 - 2023-09-22 - H01L21/762
  • 本发明公开了一种用于半导体图案上浅沟槽的间隙填充方法、半导体器件,方法包括通过CMP凹陷处理在去除封堵于浅沟槽开口处的部分第一沉积膜质,以形成第二沉积膜质;向经CMP凹陷处理后的浅沟槽内沉积膜质以形成第三沉积膜质。通过CMP凹陷化处理将浅沟槽的开口打开,再进行后续的沉积,就可以消除空洞,避免空洞的形成,形成良好的图案轮廓,从而消除回路短路,提升半导体器件的性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top