[发明专利]铁电随机存取存储器器件及其形成方法在审

申请号：	202110801806.0	申请日：	2021-07-15
公开（公告）号：	CN113594175A	公开（公告）日：	2021-11-02
发明（设计）人：	杨子庆;孙宏彰;蒋国璋;赖昇志;江昱维	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L27/11587	分类号：	H01L27/11587;H01L27/1159;H01L27/11597
代理公司：	北京德恒律治知识产权代理有限公司 11409	代理人：	章社杲;李伟
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	形成铁电随机存取存储器(FeRAM)器件的方法包括：在衬底上方形成层堆叠件，其中，层堆叠件包括第一介电材料和字线(WL)材料的交替层；形成垂直延伸穿过层堆叠件的第一沟槽；填充第一沟槽，其中，填充第一沟槽包括在第一沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料；在填充第一沟槽之后，形成垂直延伸穿过层堆叠件的第二沟槽，第二沟槽与第一沟槽交错；以及填充第二沟槽，其中，填充第二沟槽包括在第二沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件。
搜索关键词：	随机存取存储器器件及其形成方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

暂无信息

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/202110801806.0/，转载请声明来源钻瓜专利网。

同类专利

半导体晶片及其制造方法-202110743449.7
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-01 - 公布日： 2022-09-02 - 主分类号： H01L27/11587
摘要：一种半导体晶片及其制造方法，半导体晶片包含：第一半导体元件以及第二半导体元件。第一半导体元件包含包含记忆元件的第一子阵列的第一元件部，以及在第一方向上邻设于第一元件部的第一接合部。第一接合部在垂直方向上具有楼梯状外形。第二半导体元件包含在第一方向上邻近于第一元件部且与第一接合部相对的第二元件部，以及在第一方向上邻设于第二元件部且与第一接合部相对的第二接合部。第二接合部在垂直方向上亦具有楼梯状外形。第二元件部包含记忆元件的第二子阵列。第一半导体元件与第二半导体元件电性隔离。

记忆体装置及用以制造记忆体装置的方法-202110863620.8
发明人：林孟汉;吴雅惠;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-29 - 公布日： 2022-08-30 - 主分类号： H01L27/11587
摘要：本揭示描述了一种记忆体装置及用以制造记忆体装置的方法。记忆体装置包括第一记忆体阵列，该第一记忆体阵列包括：多个记忆体串，该多个记忆体串沿着第一侧向方向及第二侧向方向彼此间隔开，记忆体串中的每一者包括沿着垂直方向配置的多个记忆体单元；以及多个第一导电结构，该多个第一导电结构沿着垂直方向延伸；其中多个第一导电结构中的每一者包括第一部分及第二部分。第一部分沿着垂直方向延伸以跨越多个记忆体串中的对应对的多个记忆体单元，并且第二部分沿着垂直方向安置在第一部分之上；并且其中第二部分沿着第一侧向方向或第二侧向方向中的至少一者延伸超出第一部分。

半导体晶片及其制造方法-202110687176.9
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-21 - 公布日： 2022-08-16 - 主分类号： H01L27/11587
摘要：一种半导体晶片及其制造方法，半导体晶片包含装置部分和接口部分。此装置部分包含在第一方向上延伸的主动记忆体装置的阵列。接口部分在第一方向上与装置部分的轴向端部相邻。接口部分在垂直方向上具有阶梯形轮廓，并且包含虚设记忆体装置的阵列和栅极孔的阵列。虚设记忆体装置在第一方向上与主动记忆体装置轴向地对齐，每个虚设记忆体装置包含至少一个接口孔。此外，栅极孔的阵列的每一行都在第一方向上延伸，并且在垂直于第一方向的第二方向上与虚设记忆体装置的阵列的行平行。每个栅极孔电耦合到位于其附近的虚设记忆体装置的至少一个接口孔。

半导体器件及其制造方法-202110459956.8
发明人：林佑明;杨柏峰;杨世海;贾汉中;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-27 - 公布日： 2022-06-21 - 主分类号： H01L27/11587
摘要：本公开涉及半导体器件及其制造方法。一种器件，包括：半导体衬底；半导体衬底之上的第一字线，第一字线为第一晶体管提供第一栅极电极；以及第一字线之上的第二字线。第二字线通过第一电介质材料与第一字线绝缘，并且第二字线为第二晶体管提供第二栅极电极，该第二晶体管在第一晶体管之上。该器件还包括与第一字线和第二字线相交的源极线；与第一字线和第二字线相交的位线；在第一字线和源极线之间的存储器膜；以及在存储器膜和源极线之间的第一半导体材料。

半导体装置与制作半导体装置的方法-202110652160.4
发明人：林孟汉;黄家恩;刘逸青 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-10 - 公布日： 2022-06-14 - 主分类号： H01L27/11587
摘要：一种半导体装置与制作半导体装置的方法，半导体装置包含第一漏极/源极结构、第二漏极/源极结构、第三漏极/源极结构、第一位元线、共同选择线、第二位元线与电荷储存层。第一漏极/源极结构往第一方向延伸。第二漏极/源极结构往第一方向延伸，并在垂直于第一方向的第二方向与第一漏极/源极结构间隔开。第三漏极/源极结构往第一方向延伸，并在第二方向与第二漏极/源极结构间隔开。电荷储存层耦合至每个第一漏极/源极结构、第二漏极/源极结构与第三漏极/源极结构中的至少一第一侧壁。

形成存储结构的方法-202110789402.4
发明人：简士轩;林孟汉;吴汉威;杨丰诚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-13 - 公布日： 2022-04-01 - 主分类号： H01L27/11587
摘要：一种形成存储结构的方法包括以下步骤。在半导体衬底之上形成互补金属氧化物半导体电路系统。形成位线阵列以电连接到互补金属氧化物半导体电路系统。在位线阵列之上形成存储阵列。存储阵列通过形成字线堆叠以及形成第一组堆叠存储单元及第二组堆叠存储单元。在位线阵列上形成字线堆叠，且所述字线堆叠具有第一侧表面及第二侧表面。沿着第一侧表面形成第一组堆叠存储单元。沿着第二侧表面形成第二组堆叠存储单元，其中所述第二组堆叠存储单元与所述第一组堆叠存储单元交错。在存储阵列之上形成电连接到互补金属氧化物半导体电路系统的源极线阵列。

存储器件及其制造方法-202110795822.3
发明人：林孟汉;贾汉中;杨丰诚;杨柏峰;许诺;杨世海;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-14 - 公布日： 2022-04-01 - 主分类号： H01L27/11587
摘要：本发明实施例阐述一种包括字线、源极线、位线、存储层、沟道材料层的存储器件。字线在第一方向上延伸，且衬层设置在字线的侧壁上。存储层在衬层之间设置在字线的侧壁上且在第一方向上沿着衬层的侧壁延伸。衬层通过存储层间隔开且衬层夹置在存储层与字线之间。沟道材料层设置在存储层的侧壁上。介电层设置在沟道材料层的侧壁上。源极线及位线设置在介电层的相对的侧处且设置在沟道材料层的侧壁上。源极线及位线在与第一方向垂直的第二方向上延伸。衬层的材料具有比存储层的材料的介电常数低的介电常数。

三维记忆体装置制造的方法-202110105085.X
发明人：杨柏峰;杨世海;徐志安;吕俊颉;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-26 - 公布日： 2021-12-17 - 主分类号： H01L27/11587
摘要：在一实施例中，一种三维记忆体装置制造的方法包括形成包含隔离材料及半导体材料的交替层的多层堆叠；将多层堆叠图案化以在多层堆叠的第一区域中形成第一通道结构，其中第一通道结构包含半导体材料；在第一通道结构上方沉积记忆体薄膜层；蚀刻贯穿多层堆叠的第二区域的第一沟槽以在第二区域中形成第一虚设位元线及第一虚设源极线，其中第一虚设位元线及第一虚设源极线各自包含半导体材料；及用导电材料置换第一虚设位元线及第一虚设源极线的半导体材料以形成第一位元线及第一源极线。

三维存储器件和方法-202110695161.7
发明人：杨柏峰;杨世海;贾汉中;王圣祯;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-23 - 公布日： 2021-12-03 - 主分类号： H01L27/11587
摘要：在实施例中，一种器件包括：具有第一侧壁的第一介电层；具有第二侧壁的第二介电层；位于第一介电层和第二介电层之间的字线，该字线具有外侧壁和内侧壁，内侧壁被从外侧壁、第一侧壁和第二侧壁开槽；沿着字线的外侧壁、字线的内侧壁、第一介电层的第一侧壁和第二介电层的第二侧壁延伸的存储器层；以及沿着存储器层延伸的半导体层。本申请提供了三维存储器件和方法。

具有铁电材料的三维存储器器件及其形成方法-202110583613.2
发明人：吴昭谊;贾汉中;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-27 - 公布日： 2021-12-03 - 主分类号： H01L27/11587
摘要：一种存储器器件，包含：在衬底上方依次地形成的第一层堆叠和第二层堆叠，其中第一层堆叠和第二层堆叠中的每一个包含第一金属层、第二金属层，以及第一金属层与第二金属层之间的第一介电材料；位于第一层堆叠与第二层堆叠之间的第二介电材料；延伸穿过第一层堆叠和第二层堆叠且穿过第二介电材料的栅电极；沿着栅电极的侧壁延伸且接触栅电极的侧壁的铁电材料；以及沟道材料，其中沟道材料的第一部分和第二部分分别沿着第一层堆叠的第一侧壁和第二层堆叠的第二侧壁延伸且接触第一层堆叠的第一侧壁和第二层堆叠的第二侧壁，其中沟道材料的第一部分和第二部分彼此分隔开。

三维存储器件和方法-202110367074.9
发明人：林孟汉;贾汉中;王圣祯;杨丰诚;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-06 - 公布日： 2021-11-19 - 主分类号： H01L27/11587
摘要：在实施例中，一种器件包括：字线，沿第一方向延伸；数据存储层，位于字线的侧壁上；沟道层，位于数据存储层的侧壁上；背栅隔离件，位于沟道层的侧壁上；以及位线，具有第一主区域和第一延伸区域，第一主区域接触沟道层，第一延伸区域通过背栅隔离件与沟道层分离，位线沿第二方向延伸，第二方向垂直于第一方向。本申请的实施例提供了三维存储器件和方法。

存储器器件及其制造方法-202110501998.3
发明人：林孟汉;贾汉中;王圣祯;杨丰诚;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-08 - 公布日： 2021-11-19 - 主分类号： H01L27/11587
摘要：本发明的实施例公开了存储器器件及其制造方法。在实施例中，存储器器件包括：源线，在第一方向上延伸；位线，在第一方向上延伸；背栅，在源线与位线之间，背栅在第一方向上延伸；沟道层，围绕背栅；字线，在第二方向上延伸，第二方向垂直于第一方向；以及数据存储层，沿字线延伸，数据存储层在字线与沟道层之间，数据存储层在字线与位线之间，数据存储层在字线与源线之间。

存储器件和形成三维（3D）存储器件的方法-202110830885.8
发明人：杨子庆;孙宏彰;蒋国璋;赖昇志;江昱维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-22 - 公布日： 2021-11-09 - 主分类号： H01L27/11587
摘要：形成三维(3D)存储器件的方法包括：在衬底上方形成层堆叠件，该层堆叠件具有第一导电材料和第一介电材料的交替层；形成沟槽，该沟槽从层堆叠件的远离衬底的上表面垂直延伸穿过层堆叠件至层堆叠件的面向衬底的下表面；用存储器膜内衬沟槽的侧壁和底部；在存储器膜上方形成沟道材料，该沟道材料包括非晶材料；在形成沟道材料之后，用第二介电材料填充沟槽；在第二介电材料中形成存储器单元隔离区域；在存储器单元隔离区域的相对侧上形成在第二介电材料中垂直延伸的源极线(SL)和位线(BL)；以及在形成SL和BL之后，使沟道材料的第一部分结晶。本申请的实施例还涉及存储器件。

存储器装置、半导体装置和相关方法-202110747503.5
发明人：许诺;吴志强 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-02 - 公布日： 2021-11-05 - 主分类号： H01L27/11587
摘要：本发明实施例涉及存储器装置、半导体装置和相关方法。一种存储器装置包含存储器单元、第一导电线、第二导电线、第三导电线及第四导电线。存储器单元经布置成阵列。每一存储器单元包含晶体管及串联连接到晶体管的栅极端子的电容器。第一导电线在第一方向上延伸。每一第一导电线连接到布置于阵列中的相同列中的晶体管的栅极端子。所述第二导电线在所述第一方向上延伸。每一第二导电线连接到布置于所述阵列中的相同列中的晶体管的源极端子。所述第三导电线在所述第一方向上延伸。每一第三导电线连接到布置于所述阵列中的相同列中的晶体管的漏极端子。所述第四导电线在第二方向上延伸。每一第四导电线耦合到布置于所述阵列中的相同行中的所述电容器。

铁电随机存取存储器器件及其形成方法-202110801806.0
发明人：杨子庆;孙宏彰;蒋国璋;赖昇志;江昱维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-15 - 公布日： 2021-11-02 - 主分类号： H01L27/11587
摘要：形成铁电随机存取存储器(FeRAM)器件的方法包括：在衬底上方形成层堆叠件，其中，层堆叠件包括第一介电材料和字线(WL)材料的交替层；形成垂直延伸穿过层堆叠件的第一沟槽；填充第一沟槽，其中，填充第一沟槽包括在第一沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料；在填充第一沟槽之后，形成垂直延伸穿过层堆叠件的第二沟槽，第二沟槽与第一沟槽交错；以及填充第二沟槽，其中，填充第二沟槽包括在第二沟槽中形成铁电材料、铁电材料上方的沟道材料和沟道材料上方的第二介电材料。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件。

存储器单元、存储器器件及其形成方法-202110513298.6
发明人：蒋国璋;孙宏彰;赖昇志;杨子庆;江昱维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-11 - 公布日： 2021-10-22 - 主分类号： H01L27/11587
摘要：存储器单元包括位于半导体衬底上方的薄膜晶体管，该薄膜晶体管包括：接触字线的存储器膜；以及接触源极线和位线的氧化物半导体(OS)层，其中，存储器膜设置在OS层和字线之间，其中，源极线和位线均包括接触OS层的第一导电材料，以及其中第一导电材料具有小于4.6的功函数。存储器单元还包括将源极线和位线隔开的电介质材料。本发明的实施例还公开了存储器器件及其形成方法。

存储器器件及其形成方法-202110577115.7
发明人：吴昭谊;林佑明;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-26 - 公布日： 2021-10-19 - 主分类号： H01L27/11587
摘要：一种存储器器件包括：衬底、层堆叠及多个复合柱结构。层堆叠设置在衬底上。层堆叠包括交替堆叠的多个导电层及多个介电层。复合柱结构分别穿透过层堆叠。每一个复合柱结构包括介电柱；一对导电柱，穿透过介电柱且通过介电柱的一部分彼此电隔离；沟道层，覆盖介电柱的两侧及所述一对导电柱的两侧；铁电层，设置在沟道层与层堆叠之间；以及缓冲层，设置在沟道层与铁电层之间。

存储器阵列器件及其形成方法-202110701405.8
发明人：林孟汉;杨丰诚;王圣祯;杨世海;林佑明;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-24 - 公布日： 2021-10-19 - 主分类号： H01L27/11587
摘要：存储器阵列器件包括位于半导体衬底上方的晶体管的堆叠件，该堆叠件的第一晶体管设置在该堆叠件的第二晶体管上方。第一晶体管包括沿着第一字线的第一存储器膜以及沿着源极线和位线的第一沟道区域，第一存储器膜设置在第一沟道区域和第一字线之间。第二晶体管包括沿着第二字线的第二存储器膜以及沿着源极线和位线的第二沟道区域，第二存储器膜设置在第二沟道区域和第二字线之间。存储器阵列器件包括电连接至第一字线的第一阶梯通孔和电连接至第二字线的第二阶梯通孔，第二阶梯通孔和第一阶梯通孔具有不同的宽度。本发明的实施例还涉及存储器阵列器件的形成方法。

存储器件及其形成方法-202110708543.9
发明人：王圣祯;李凯璇;杨世海;游佳达;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-25 - 公布日： 2021-10-19 - 主分类号： H01L27/11587
摘要：一种存储器件包括：第一晶体管，位于半导体衬底上方，其中，第一晶体管包括在半导体衬底上方延伸的第一字线；第二晶体管，位于半导体衬底上方，其中，第二晶体管包括在第一字线上方延伸的第二字线；第一气隙，在第一字线和第二字线之间延伸；存储器膜，沿着第一字线和第二字线延伸并且接触第一字线和第二字线；沟道层，沿着存储器膜延伸；源极线，沿着沟道层延伸，其中，存储器膜位于源极线和字线之间；位线，沿着沟道层延伸，其中，存储器膜位于位线和字线之间；以及隔离区域，位于源极线和位线之间。本申请的实施例提供了存储器件及其形成方法。

三维存储器器件及其制造方法-202110451827.4
发明人：吴昭谊;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-26 - 公布日： 2021-10-08 - 主分类号： H01L27/11587
摘要：三维存储器器件包括堆叠结构、存储器柱和导电柱。堆叠结构包括沿垂直方向堆叠的堆叠层，堆叠层的每个包括栅极层、栅极介电层和沟道层。栅极层、栅极介电层和沟道层沿水平方向延伸，并且栅极介电层设置在栅极层和沟道层之间。存储器柱沿垂直方向延伸并且横向分隔开并且与堆叠层的每个的沟道层接触。存储器柱的每个包括第一电极、第二电极以及第一电极和第二电极之间的切换层。导电柱沿垂直方向延伸并且横向分隔并且与堆叠层的每个的沟道层接触。存储器柱和导电柱沿水平方向交替布置。本申请的实施例还涉及制造三维存储器器件的方法。

三维存储器器件及其制造方法-202110476646.7
发明人：吴昭谊;杨世海;林佑明;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2021-10-08 - 主分类号： H01L27/11587
摘要：提供了包括第一堆叠结构和第二堆叠结构以及第一导电柱和第二导电柱的三维存储器器件。第一堆叠结构包括沿垂直方向堆叠的第一堆叠层。第一堆叠层的每个包括第一栅极层、第一沟道层以及第一栅极层和沟道层之间的第一铁电层。第二堆叠结构与第一堆叠结构横向间隔开，并且包括沿垂直方向堆叠的第二堆叠层。第二堆叠层的每个包括第二栅极层、第二沟道层以及第二栅极层和沟道层之间的第二铁电层。第一栅极层和第二栅极层设置在第一铁电层和第二铁电层之间，以及第一导电柱和第二导电柱沿垂直方向延伸并且分别与第一沟道层和第二沟道层接触。本申请的实施例还涉及制造三维存储器器件的方法。

存储器器件和其制造方法-202110452193.4
发明人：贾汉中;林孟汉;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-26 - 公布日： 2021-09-17 - 主分类号： H01L27/11587
摘要：本发明的各种实施例涉及一种存储器器件，包含字线、存储单元、源极线以及位线。存储单元嵌入于字线中且穿透字线。源极线和位线电连接存储单元。本发明的实施例还提供一种制造存储器器件的方法。

存储器器件-202110665815.1
发明人：林孟汉;马礼修;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-16 - 公布日： 2021-09-14 - 主分类号： H01L27/11587
摘要：在本发明实施例中，一种存储器器件包括多层堆叠。多层堆叠设置在衬底上且包括交替堆叠的多条第一导电线及多个介电层，其中所述多条第一导电线中的每一者具有第一侧及与第一侧相对的第二侧。存储器器件还包括横越在所述多条第一导电线之上的多条第二导电线，其中随着所述多条第二导电线远离第一侧，所述多条第二导电线的宽度增大。

存储器器件、半导体器件以及存储器器件的制造方法-202110672409.8
发明人：林孟汉;杨丰诚;王圣祯;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-17 - 公布日： 2021-09-14 - 主分类号： H01L27/11587
摘要：本公开提供一种存储器器件、一种半导体器件以及一种所述存储器器件的制造方法。存储器器件包括第一至第三堆叠结构、第一与第二沟道结构、栅极介电层、切换层、以及第一与第二栅极结构。第一、第二及第三堆叠结构在侧向上彼此间隔开，且分别包括导电层、隔离层及沟道层。第三堆叠结构位于第一与第二堆叠结构之间。第一沟道结构在第一与第三堆叠结构中的沟道层之间延伸。第二沟道结构在第二与第三堆叠结构中的沟道层之间延伸。栅极介电层及第一栅极结构包绕第一沟道结构。切换层及第二栅极结构包绕第二沟道结构。

存储器单元、半导体器件及其形成方法-202110409893.5
发明人：蒋国璋;孙宏彰;赖昇志;杨子庆;江昱维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-16 - 公布日： 2021-09-10 - 主分类号： H01L27/11587
摘要：存储器单元包括与字线接触的铁电(FE)材料；以及与源极线和位线接触的氧化物半导体(OS)层，其中FE材料设置在OS层和字线之间。OS层包括：与FE材料相邻的第一区域，第一区域具有第一浓度的半导体元素；与源极线相邻的第二区域，第二区域具有第二浓度的半导体元素；以及位于第一区域和第二区域之间的第三区域，第三区域具有第三浓度的半导体元素，第三浓度大于第二浓度并且小于第一浓度。本发明的实施例还涉及半导体器件及其形成方法。

存储器器件及其形成方法-202110516759.5
发明人：吕俊颉;杨世海;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-12 - 公布日： 2021-09-10 - 主分类号： H01L27/11587
摘要：一种形成三维(3D)存储器阵列的方法包括形成堆叠件，该堆叠件具有由介电层分离的碳基材料的多个导电层。在该堆叠件中的蚀刻沟槽将导电层分成导电条。所得结构包括水平导电条的二维阵列。可沿着每个条的长度分布存储器单元以提供3D阵列。该等导电条与可具有竖直或水平取向的附加导电结构一起允许对存储器单元进行单独寻址。用碳基材料形成该等导电层有助于将沟槽蚀刻成高纵横比。因此，形成碳基材料的导电层使存储器阵列能够具有更多层或具有更高的面积密度。本发明的实施例还公开了存储器器件及其形成方法。

铁电存储器器件及其形成方法-202110516834.8
发明人：吕俊颉;杨世海;林佑明;马礼修;乔治奥斯·韦理安尼堤斯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-12 - 公布日： 2021-09-10 - 主分类号： H01L27/11587
摘要：一种铁电存储器器件包括多层堆叠件、沟道层和基于III‑V的铁电层。该多层堆叠件布置在衬底上并包括交替堆叠的多个导电层与多个介电层。该沟道层穿透多层堆叠件的多个导电层和多个介电层。该基于III‑V的铁电层布置在沟道层与多层堆叠件之间，并包括选自III族元素的至少一种元素、选自V族元素的至少一种元素和选自过渡金属元素的至少一种元素。本发明的实施例还公开了形成铁电存储器器件的方法。

存储器器件及其形成方法-202110538131.5
发明人：王圣祯;杨丰诚;林孟汉;杨世海;林佑明;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-18 - 公布日： 2021-09-10 - 主分类号： H01L27/11587
摘要：一种3D存储器阵列具有至少部分地由一个或多个竖直膜提供的数据存储结构，该一个或多个竖直膜不在竖直相邻的存储器单元之间延伸。该3D存储器阵列包括交替堆叠在衬底上方的导电条与介电条。该等导电条可从介电条横向凹进以形成凹槽。数据存储膜可布置在这些凹槽内。数据存储膜的沉积在凹槽之外的任何部分可能已被有效除去，由此数据存储膜在3D存储阵列内在层之间基本不连续。每层中的数据存储膜可具有与对应导电条的上下边界相同的上下边界。也可使数据存储膜在水平相邻的存储器单元之间不连续。本发明的实施例还公开了存储器器件及其形成方法。

铁电存储器件及其形成方法-202110474606.9
发明人：吕俊颉;贾汉中;杨世海;杨柏峰;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2021-09-10 - 主分类号： H01L27/11587
摘要：提供了具有多层堆叠件的铁电存储器件，该多层堆叠件的布置在衬底上方并且包括交替堆叠的多个导电层与多个介电层。沟道层穿透多个导电层和多个介电层。多个铁电部分离散地布置在沟道层与多个导电层之间。多个铁电部分彼此垂直分隔开一个或多个非零距离。本申请的实施例还涉及形成铁电存储器件的方法。

三维存储器器件及其制造方法-202110564211.8
发明人：林孟汉;郑存甫;杨丰诚;王圣祯;邱于建;贾汉中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-24 - 公布日： 2021-08-24 - 主分类号： H01L27/11587
摘要：提供一种三维存储器器件及一种三维存储器器件的制造方法。所述三维存储器器件包括第一堆叠结构及第二堆叠结构、隔离柱、栅极介电层、沟道层及导电柱。堆叠结构在侧向上彼此间隔开。堆叠结构分别包括交替堆叠的绝缘层与导电层。隔离柱在堆叠结构之间在侧向上延伸。隔离柱进一步突出到堆叠结构中，且堆叠结构之间的空间被划分成单元区。栅极介电层分别形成在单元区中的一者中，且覆盖堆叠结构的相对侧壁及隔离柱的侧壁。沟道层分别覆盖栅极介电层中的一者的内表面。导电柱各别地位于单元区内，且在侧向上被沟道层环绕。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]铁电随机存取存储器器件及其形成方法在审

专利文献下载