[发明专利]工作量证明的计算装置、ASIC芯片和工作量证明的计算方法在审
| 申请号： | 202110196725.2 | 申请日： | 2021-02-20 |
| 公开（公告）号： | CN112925504A | 公开（公告）日： | 2021-06-08 |
| 发明（设计）人： | 吴旭峰;杨存永;詹克团 | 申请（专利权）人： | 北京比特大陆科技有限公司 |
| 主分类号： | G06F7/485 | 分类号： | G06F7/485;G06F1/3234 |
| 代理公司： | 北京龙双利达知识产权代理有限公司 11329 | 代理人： | 田玉珺;毛威 |
| 地址： | 100192 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种工作量证明的计算装置、芯片和方法，能够提高工作量证明的计算效率。该计算装置包括：N个选择器，分别用于获取N组第一输入量；以及，N个第一压缩器，分别与所述N个选择器连接，所述N个第一压缩器分别用于接收所述N个选择器发送的所述N组第一输入量，以及接收相同的第二输入量，其中，每个第一压缩器用于依次对所述第二输入量和一组第一输入量中的每个第一输入量进行压缩处理，所述N个第一压缩器的压缩处理结果分别用于获取工作量证明结果。 | ||
| 搜索关键词： | 工作量 证明 计算 装置 asic 芯片 计算方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司，未经北京比特大陆科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110196725.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种速冻调理锅贴
- 下一篇：一种氧化石墨烯增强感光覆盖膜组合物
- 同类专利
- 一种可配置的浮点运算电路-202310652124.7
- 杨越;燕博南;范安骏逸 - 北京苹芯科技有限公司
- 2023-06-05 - 2023-09-29 - G06F7/485
- 本发明涉及浮点运算电路领域，尤其涉及一种可配置的浮点运算电路，包括浮点运算电路模块，所述浮点运算电路模块包括PIM Array A、PIM Array B、PIM Array C和PIM Array D，所述PIM Array A、PIM Array B、PIM Array C和PIM Array D均连接有加法树一、移位寄存器一、加法树二和移位寄存器二，所述PIM Array A、PIM Array B、PIM Array C和PIM Array D与加法树一、移位寄存器一、加法树二和移位寄存器二之间能够进行相互配置，本发明通过浮点运算单元电路可配置的结构，降低了浮点运算结果的误差，极大程度上提高了计算精度，浮点运算电路可切换重置的设计，可减少因误差而带来的不必要计算量，从而降低运算功耗，同时使存内计算电路设计兼顾低功耗和高精度运算的优势。
- 一种混合浮点的加法器树设计系统-202310652558.7
- 杨越;燕博南;范安骏逸 - 北京苹芯科技有限公司
- 2023-06-05 - 2023-08-29 - G06F7/485
- 本发明提供一种混合浮点的加法器树设计系统，涉及AI芯片技术领域。该混合浮点的加法器树设计系统，包括AI运算系统，所述AI运算系统的内部设置有混合浮点加法树系统，所述混合浮点加法树系统内部设置有输入模块、存内计算电路、指数比较模块、分数对齐模块、浮点计算电路、归一化舍入模块以及输出模块，所述指数比较模块通过数据传输技术与存内计算电路相连，所述浮点计算电路通过数据传输技术与分数对齐模块相连。通过浮点运算电路的混合浮点加法树结构，利用优化合并的设计结构，不仅节省了电路设计面积的开销，还有效提升了运算效率，同时降低硬件运算的功耗，极大程度上提高了计算精度，能够以较小的功耗成本实现高精度的数据运算。
- N进制浮点加法运算系统与方法-202210793145.6
- 赵世忠;陈澎;王纲;刘静 - 华东师范大学
- 2022-07-07 - 2023-08-22 - G06F7/485
- 本发明公开了一种N进制浮点加法运算系统与方法，其系统包括：额外精度存储单元，用来存储运算过程中额外的精度；浮点转换单元，用来将操作数转换成N进制形式；加法器，执行加法运算。其运算方法是，首先，用额外精度存储单元设置一个额外的存储与计算精度m；然后，参与运算的N进制操作数，其尾数部分要额外地多保留m位有效数字；在运算时，若损失k位数字，则若m≥k，则令额外精度存储单元中的值减少至少k，否则若km，则重新设置额外精度存储单元的值至少为k并从头开始计算。操作数的额外精度是自动变化的，即其尾数长度是自动地、动态变化的。其最终结果是正确的、准确的、精确的以及误差可控的。
- 点积运算实现方法、装置、电子设备及存储介质-202010984688.7
- 邓广来;田超 - 北京百度网讯科技有限公司
- 2020-09-18 - 2023-08-18 - G06F7/485
- 本申请公开了点积运算实现方法、装置、电子设备及存储介质，涉及深度学习及人工智能领域，其中的方法可包括：获取N组操作数，N为大于一的正整数，N组操作数均为第一数据输入格式或均为第二数据输入格式，第一数据输入格式包括：半精度的浮点数据和字符类型数据，第二数据输入格式包括：有符号的定点数据和字符类型数据；针对任一操作数，分别确定出所述操作数对应的输入数据，将输入数据输入对应的乘法器，得到输出结果，其中，不同的操作数分别对应于不同的乘法器；利用加法器计算各乘法器的输出结果之和，得到N点积运算的运算结果。应用本申请所述方案，可节省硬件成本和功耗，并可确保较高的运算精度等。
- 一种基于可重构计算结构的内积计算方法-202010442271.8
- 李亮;王晶;李振;冯新用;刘广才;程文播;韩文念;凌星;贾明正 - 威高国科质谱医疗科技（天津）有限公司
- 2020-05-22 - 2023-07-21 - G06F7/485
- 本发明提供了一种基于可重构计算结构的内积计算结构，采用三种基本结构进行多模式组合形成内积计算结构，其中第一基本结构包括两个乘法器和一个加法器，第二基本结构包括三个加法器，第三基本结构包括一个加法器；所述内积计算结构包括两极，其中L1级为基本单元，其中基本单元为上述采用三种基本结构进行多模式组合形成内积计算结构，L2级为加法器，其中，L1级流水线级数为
- 运算装置、浮点数计算的方法、装置、芯片和计算设备-202011053108.9
- 潘秋萍 - 华为技术有限公司
- 2020-09-29 - 2023-07-18 - G06F7/485
- 本申请实施例公开了一种运算单元、浮点数计算的方法和装置，属于计算机技术领域。运算单元由拆解电路和运算器组成，拆解电路可以获取计算指令中包括的模式和待计算浮点数，并根据预设规则拆解所述待计算浮点数。然后，运算单元再按照模式和拆解后的待计算浮点数完成计算指令的处理。
- 大整数加法运算加速方法、装置以及存储介质-202310164353.4
- 胡雪晖;庞皓天;王皓阳;汪小川;董俊伟;郭伟;吴天祺;李金库 - 上海同态信息科技有限责任公司;中国船舶科学研究中心;西安电子科技大学
- 2023-02-24 - 2023-06-30 - G06F7/485
- 本发明提供了一种能够高效率并行处理大整数加法的大整数加法运算加速方法、装置以及存储介质，其方法包括以下步骤：获取待进行加法计算的第一大整数和第二大整数；将第一大整数以及第二大整数分别切分为p个元素，并分别组成第一向量及第二向量；基于预设向量加法指令，将第一向量中的p个第一元素分别存储至p个对应的处理器中，并行地与第二向量中的p个第二元素分别相加得到结果向量；将结果向量中的每个元素移位相加得到第一大整数和第二大整数相加结果。
- 具有数据压缩的方法和设备-202210900559.4
- 洪惠仙;李承远 - 三星电子株式会社
- 2022-07-28 - 2023-06-23 - G06F7/485
- 提供了一种具有数据压缩的方法和设备。所述电子装置包括处理器，处理器被配置为根据浮点格式来表示多个数据中的每个，浮点格式包括符号字段、指数标识符字段和尾数字段，其中，包括在所述多个数据中的每个中的指数标识符字段包括表示多个指数中的任何一个的位值。
- 可变精密浮点加法器和减法器-201780051029.4
- M·朗哈默尔 - 阿尔特拉公司
- 2017-08-18 - 2023-06-20 - G06F7/485
- 集成电路可以包括支持可变精度的浮点加法器。浮点加法器可以接收要相加的第一和第二输入，其中，第一和第二输入每个都具有尾数和指数。取决于指数的差以及正在执行加法还是减法，可以使用双路径浮点加法器架构将尾数和指数值分成近路径和远路径。尾数值可以是左对齐的，而粘接位是右对齐的。最大尾数的硬件可用于支持较小尾数的计算，而不使用额外的算法结构，仅具有一些多路复用和解码逻辑。
- 一种使用FPGA实现浮点数据累加的方法-201811417160.0
- 尹珏玮;张辉;李长存 - 北京华航无线电测量研究所
- 2018-11-26 - 2023-06-13 - G06F7/485
- 一种使用FPGA实现浮点数据累加的方法，包括以下步骤：S1、浮点数据前期无堵塞流水累加；S2、浮点数据末段累加中间结果累加。本发明基于FPGA器件，提出了一种适用于大数据量场合的浮点数据累加运算结构，该结构资源利用率极少，并且能够解决DSP处理器等软件累加方法无法满足雷达成像系统实时性要求的问题，大大提高了累加运算的速度。
- 浮点加法器-202211226248.0
- M·弗里伯豪斯 - 想象技术有限公司
- 2022-10-09 - 2023-05-19 - G06F7/485
- 本发明涉及浮点加法器。提供了一种用于计算2
- 一种可分块的浮点数并行化加法运算方法-202211440898.5
- 黄冰彬;缪杰豪;李京瑞;柏济舟;鲍开轩;许威 - 东南大学
- 2022-11-17 - 2023-05-09 - G06F7/485
- 本发明公开了一种可分块的浮点数并行化加法运算方法，包括如下步骤：基于IEEE754的浮点数表示方式，设计一种可以分块的低精度存储方式，能够通过自定义浮动块位数来对浮点数的尾数部分进行分块，利用FPGA能够并行处理的特点，在尾数求和过程中，同时对加数存储池各个列表中的浮动块进行加法运算，从而达到提升计算效率的作用。本发明实现简单，能够在计算误差基本不变的情况下，有效降低计算复杂度，减少计算所产生的时延，大幅提升计算的效率，并且能够调整分块位数，根据具体应用需求，权衡性能与精度。
- 一种浮点数计算电路以及浮点数计算方法-202080102852.5
- 蒋东龙;董镇江;谢环;李震桁 - 华为技术有限公司
- 2020-10-31 - 2023-03-17 - G06F7/485
- 一种浮点数计算电路(100)以及浮点数计算方法，浮点数计算电路(100)包括的拆分电路(102)拆分第一浮点数的尾数部分与第二浮点数的尾数部分。指数处理电路(104)得到拆分后的各尾数部分的第二移位数。计算电路(105)根据拆分后的各尾数部分以及拆分后的各尾数部分的第二移位数计算第一浮点数与所述第二浮点数的尾数部分的乘积。该浮点数计算电路(100)可以把位数较大的浮点数拆分为位数较小的浮点数，从而采用较小位数的乘法器来计算该位数较大的浮点数，该浮点数计算电路(100)时序开销短，硬件设计代价低，合理的利用了乘法器的计算性能。
- 张量计算单元及使用方法、数据处理装置及操作方法-202211469483.0
- 左航 - 海光信息技术股份有限公司
- 2022-11-22 - 2023-03-07 - G06F7/485
- 一种张量计算单元及使用方法、数据处理装置及操作方法。该张量计算单元包括级联的第一乘加运算器和第二乘加运算器，第一乘加运算器包括第一输入端口、第二输入端口、第三输入端口和第一输出端口，第一输入端口、第二输入端口和第三输入端口用于分别接收参数A0、B0和C，第一乘加运算器配置为进行计算D0＝A0×B0+C，且在第一输出端口输出计算结果D0；第二乘加运算器包括第四输入端口、第五输入端口、第六输入端口和第二输出端口，第四输入端口和第五输入端口用于分别接收参数A1、B1，第六输入端口与第一输出端口耦接以接收计算结果D0，第二乘加运算器配置为进行计算D1＝A1×B1+D0，且在第二输出端口输出计算结果D1。该张量计算单元可以被无限扩展堆叠。
- 用于执行浮点型数据运算的方法和装置-202211577034.8
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司;摩尔线程智能科技（上海）有限责任公司
- 2022-12-09 - 2023-01-31 - G06F7/485
- 本公开提出了用于执行浮点型数据运算的方法和装置。该方法包括：通过比较器对第一数据和第二数据进行比较，以确定其中较小的数据，其中所述第一数据和所述第二数据是具有浮点型数据的相同数据存储类型的待运算数据；通过移位器对所述其中较小的数据的尾数部分进行右移，使得所述其中较小的数据的指数部分与其中较大的数据的指数部分相同；通过加法器对所述第一数据的尾数部分和所述第二数据的尾数部分进行加法运算；基于所述加法运算的结果以及所述其中较大的数据的指数部分，确定所述待运算数据的加法结果。本公开还提出了一种用于执行浮点型数据的双线性插值运算的方法和相对应的装置。
- GPDSP中低延时的半精度浮点加法器的实现装置-202211258115.1
- 雷元武;鞠鑫;陈海燕;鲁建壮;陈胜刚;孙书为;陈小文;刘畅;李晨;李勇;汪志 - 中国人民解放军国防科技大学
- 2022-10-13 - 2023-01-13 - G06F7/485
- 本发明公开了一种GPDSP中低延时的半精度浮点加法器的实现装置，包括：操作数准备模块R，用来负责符号、指数、尾数的分离以及特殊数据和例外操作的判断；使能信号模块E，用来进行结果符号的预测、有效加/减法的判断、舍入模式判断和远/近通路的选择；加法远通道F，用来处理指数差大于1的有效减法和所有有效加法运算；加法近通道C，用来处理指数差小于等于1的有效减法运算；结果选择模块T，用来根据远/近通路的选择使能信号和操作数准备模块的例外操作使能信号进行结果选择并组合符号、指数、尾数。本发明具有结构原理简单、实现简便、效率更高等优点。
- 一种序列累加器的运算方法和设备-201911244644.4
- 满宏涛;陈贝 - 苏州浪潮智能科技有限公司
- 2019-12-06 - 2023-01-06 - G06F7/485
- 本发明提供了一种序列累加器的运算方法和设备，该方法包括以下步骤：将数据缓存中存储的序列的值依次输入浮点加法器的第一输入端；将第一输入端中的序列的值依次与浮点加法器的第二输入端的值相加，并将结果输出到浮点加法器的输出端；将输出端输出的值依次输入到第二输入端中；响应于序列的值全部输入到浮点加法器中，将输出端输出的值输入到数据缓存的输入端，并将数据缓存中的值按顺序分别输入到第一输入端和第二输入端；经阈值周期后由浮点加法器的输出端输出结果。通过使用本发明的方法，能够有效减少因加法器延迟带来的流水线等待周期，具有运算周期短、资源利用率高、流水间隔小和缓存占用小等优点，可以灵活应用到不同的场景。
- 卷积运算系统和卷积运算方法-202080098105.9
- 谢环;董镇江;李震桁;蒋东龙 - 华为技术有限公司
- 2020-03-25 - 2022-10-25 - G06F7/485
- 本申请实施例公开了一种卷积运算系统，应用于数据处理领域。本申请的卷积运算系统包括第一转换模块和卷积处理模块，第一转换模块用于将具有第一格式的第一数据组转换为具有第二格式的第二数据组；卷积处理模块包括第一处理单元，第一处理单元用于处理第二数据组的卷积运算，以获得具有第二格式的第一卷积数据。其中，通过在卷积运算前，第一转换模块先转换第一数据组的格式，使得第一处理单元进行卷积运算时，无需进行2补码运算。因此可以减少第一处理单元的格式转换硬件，降低第一处理单元的功耗和面积。
- 低精度神经网络的数据特征扩增系统及方法-202110453026.1
- 蔡富程;郭宜静;林志昇;许世玄;林泰吉;张世杰 - 财团法人工业技术研究院
- 2021-04-26 - 2022-10-04 - G06F7/485
- 一种低精度神经网络的数据特征扩增系统及方法。数据特征扩增系统包括第一时间差分单元。第一时间差分单元包括第一取样保持电路以及减法器。第一取样保持电路用以接收输入信号，并根据输入信号获得第一信号。第一信号与第一取样保持电路的第一漏电速率相关。第一信号与输入信号相差一个时间单位。减法器用以将输入信号与第一信号相减以获得一时间差分信号。输入信号及时间差分信号被输入至低精度神经网络。
- 处理器及其二进制累加方法和计算机可读介质-202011307927.1
- 钱会丹;孙锦鸿 - 安谋科技（中国）有限公司
- 2020-11-20 - 2022-09-16 - G06F7/485
- 本申请涉及计算机硬件领域，公开了一种处理器及其二进制累加方法和计算机可读介质。本申请中的处理器采用两个加法器进行累加操作，使用低位加法器将二进制操作数与累加寄存器的低位区域中保存数据相加得到累加结果的低位数据，在同一时钟周期中使用高位加法器将二进制操作数对应的符号位扩展数据与累加寄存器的高位区域中保存数据相加，得到累加结果的高位数据。这种方式实现了计算效率的提高，提升了累加运算的计算速度。还通过低位加法器的进位信号和二进制操作数的符号位数据的异或运算结果来控制是否将累加结果的高位数据写入累加寄存器的高位区域，无需在每个时钟周期将累加结果的高位数据写入累加寄存器，降低了累加寄存器的动态功耗。
- 点积累加方法及装置-202011307771.7
- 不公告发明人 - 上海壁仞智能科技有限公司
- 2020-11-19 - 2022-08-16 - G06F7/485
- 本发明实施例提供一种点积累加方法及装置，该方法包括：步骤S1：在第k时钟周期，将新进入的第n组浮点值进行点积运算，得到第n个非规格化浮点值；步骤S2：在第k+1时钟周期，将新进入的第n+1组浮点值进行点积运算，同时与所述第一寄存器中的第n个非规格化浮点值、第二寄存器中的规格化浮点值进行累加，将所述累加后的非规格化的浮点值存入第一寄存器中；步骤S3：在第k+2时钟周期，将新进入的第n+2组浮点值进行点积运算，得到第n+2个非规格化浮点值，同时对步骤S2中第一寄存器中累加后的非规格化的浮点值进行规格化操作，将规格化的浮点值存入所述第二寄存器，本发明减少了规格化的次数，缩短了流水线长度，降低功耗。
- 加法器集成电路和基于其的4-2压缩器集成电路-202210031797.6
- 黄铉澈;李铉 - 三星电子株式会社
- 2022-01-12 - 2022-07-29 - G06F7/485
- 一种加法器集成电路包括：第一逻辑门组，所述第一逻辑门组基于第一输入信号和第二输入信号输出第一内部信号和第二内部信号；第二逻辑门组，所述第二逻辑门组基于所述第二内部信号和第三输入信号输出和信号；以及第三逻辑门组，所述第三逻辑门组基于所述第一内部信号、所述第二内部信号和所述第三输入信号输出进位信号。
- 高效双路径浮点算术运算符-202111246484.4
- M·朗哈默尔;T·德雷恩 - 英特尔公司
- 2021-10-26 - 2022-06-28 - G06F7/485
- 一种与对浮点数执行算术运算相关的系统和方法。浮点算术电路被配置为接收两个浮点数。浮点算术电路包括第一路径，该第一路径被配置为至少部分地基于两个浮点数之间的大小的差来对两个浮点数执行第一运算。浮点算术电路包括第二路径，该第二路径被配置为至少部分地基于两个浮点数之间的大小的差来对两个浮点数执行第二运算。在浮点算术电路中接收到浮点数之后，第一路径和第二路径彼此分开，然后在用于第一运算和第二运算的共享加法器上汇合。
- 人工智能运算电路-202011480407.0
- 吕佳霖;郭垣翔;张玮君 - 北京晶视智能科技有限公司
- 2020-12-15 - 2022-06-17 - G06F7/485
- 本发明提供一种人工智能运算电路。人工智能运算电路可藉由调整电路组态，达到支持整数格式与浮点数格式的多种运算。整数乘法与浮点数尾数乘法共享乘法运算单元，整数比较与浮点数比较共享比较运算单元，整数加法与浮点数加法共享加法运算单元。
- 累加装置、方法及可读存储介质-202011364680.7
- 不公告发明人 - 中科寒武纪科技股份有限公司
- 2020-11-27 - 2022-05-27 - G06F7/485
- 本发明是一种累加装置、方法及可读存储介质，用以累加多个浮点数，首先识别基准阶码，再根据基准阶码筛选出累加集群，并对累加集群中的浮点数执行累加。本发明的电路面积小、功耗低、且精度高。
- 一种21比特浮点加法器-202210217664.8
- 尚德龙;郝美琪;乔树山;周玉梅 - 中科南京智能技术研究院
- 2022-03-08 - 2022-05-27 - G06F7/485
- 本发明涉及一种21比特浮点加法器，包括：对阶移位加法电路、规格化电路和输出电路；所述对阶移位加法电路的输出连接所述规格化电路的输入，所述规格化电路的输出连接所述输出电路的输入；所述对阶移位加法电路用于对加数和被加数进行对阶移位加法，获得临时加法结果；所述规格化电路用于根据所述临时加法结果进行符号位计算和整数部分的移位，获得临时输出结果；所述输出电路用于对所述临时输出结果进行规格化后输出；所述加数和所述被加数均为21比特数，所述21比特数按位从高到低依次包括1位符号位、6位阶码、4位整数部分和10位小数部分。本发明提高了加法器的工作频率。
- 用于处理浮点值的装置和方法-201680034884.X
- 达里尔·约翰·斯图尔特;托马斯·克里斯托弗·格罗卡特 - ARM 有限公司
- 2016-05-17 - 2022-04-26 - G06F7/485
- 提供了使用具有有效数段、指数段、以及卷影段的中间表示来处理浮点值的装置和方法。浮点值的指数的低有效位部分限定了有效数段中保存有效数的表示的位置范围。指数段保存指数的高有效位部分的表示，该高有效位部分的表示指示横跨浮点值的格式的值范围的多个连续窗口中的选定窗口。有效数段的第一部分对应于选定窗口，第二部分对应于与邻近且低于值范围的另一窗口的重叠部分。卷影段保存当浮点值的有效数的表示移到邻近且高于选定窗口的值范围的更高窗口时用于填充有效数段的第二部分的值。卷影段允许选定窗口被移位，以使得多个值的求和产生独立于这些值被求和的次序的相同结果。
- 一种高性能浮点加法器的设计方法-202011101095.8
- 范毅 - 合肥君正科技有限公司
- 2020-10-15 - 2022-04-19 - G06F7/485
- 本发明提供一种高性能浮点加法器的设计方法，采用双路设计，根据输入的加数与被加数的特点，分为near path和far path两种情况进行计算，其中，near path适用于两个浮点数进行有效减，并且阶码之差小于2的情况；far path则适用于非near path的情况，即两个浮点数进行有效加，或者其阶码之差不小于2，对于本方法的near path部分，包含以下步骤：S1，首先通过尾数比较器对两个尾数的大小进行比较；S2，然后根据大小关系确定尾数加法器的输入，直接计算f
- 浮点数处理装置、方法、电子设备、存储介质及芯片-202111667694.0
- 霍冠廷;王文强;徐宁仪 - 上海阵量智能科技有限公司
- 2021-12-31 - 2022-04-08 - G06F7/485
- 本公开提供了一种浮点数处理装置、方法、电子设备、存储介质及芯片，该浮点数处理方法包括：获取在目标芯片中进行运算的多个待处理浮点数；将每个所述待处理浮点数的符号位扩展至目标位宽，得到多个扩展后浮点数；其中，所述目标位宽与所述待处理浮点数的总数量匹配；在所述目标芯片中将所述多个扩展后浮点数进行累加处理，得到目标浮点数；对所述目标浮点数进行规格化处理，得到目标处理结果，其中所述目标处理结果的格式与预设格式相匹配。
- 浮点数处理方法、装置、电子设备及存储介质-202111667082.1
- 王文强;霍冠廷;徐宁仪 - 上海阵量智能科技有限公司
- 2021-12-31 - 2022-04-01 - G06F7/485
- 本公开提供了一种浮点数处理方法、装置、系统、电子设备及存储介质，该方法包括：获取在目标芯片中进行运算的多个初始运算矩阵；其中，所述初始运算矩阵中包括至少一个初始浮点数；对所述初始运算矩阵中的初始浮点数进行对阶处理，得到目标浮点数、和包含所述目标浮点数的目标运算矩阵；其中，目标运算矩阵中任一行向量包含的目标浮点数的指数一致，或者，任一列向量包含的目标浮点数的指数一致；在所述目标芯片中对多个所述目标运算矩阵进行乘法处理，得到目标处理结果。
- 专利分类
