[发明专利]用于存储器装置的分布跟随存取操作在审

专利信息
申请号: 202080064799.4 申请日: 2020-07-30
公开(公告)号: CN114391167A 公开(公告)日: 2022-04-22
发明(设计)人: M·斯福尔津;P·阿马托 申请(专利权)人: 美光科技公司
主分类号: G11C11/4074 分类号: G11C11/4074;G11C11/409;G11C7/10;G06F12/14
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 王龙
地址: 美国爱*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明描述用于存储器装置的分布跟随存取操作的方法、系统及装置。在实例中,所描述技术可包含:在加偏压操作的第一条件下识别第一存储器单元的激活;及在所述加偏压操作的第二条件下识别第二存储器单元的激活;及至少部分基于所述第一条件与所述第二条件之间的差值来确定存取操作的参数。在一些实例中,所述存储器单元可与例如硫属化物材料的可配置材料元件相关联,所述可配置材料元件基于所述材料元件的材料性质存储逻辑状态。在一些实例中,所述所描述技术可至少部分补偿归因于随时间的老化或其它降级或变化而引起的存储器材料性质的变化。
搜索关键词: 用于 存储器 装置 分布 跟随 存取 操作
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202080064799.4/,转载请声明来源钻瓜专利网。

同类专利
  • 一种铁电存储器的控制方法以及相关装置-202210333051.0
  • 刘晓真;卜思童;方亦陈;谭万良;吕杭炳;许俊豪 - 华为技术有限公司
  • 2022-03-31 - 2023-10-24 - G11C11/4074
  • 本申请实施例提供了一种铁电存储器的控制方法以及相关装置,用于使得铁电存储器在写入与读取操作过程中稳定的进入铁电器件的部分翻转,从而提升铁电器件的耐久性能,同时可以有效地平衡铁电材料的正负应力平衡,从而减轻印迹效应。其具体操作如下:该铁电存储器的控制装置在写入操作的第一时间段内,将预充线的电压设置为第一电压并将浮栅的电压预充至第二电压,其中,该第一电压大于该第二电压,该第一电压减去该第二电压的差值用于导通该预充线上的晶体管;在该写入操作的第二时间段内,将该预充线的电压设置为0,并设置选中字线的电压为第三电压,该第三电压与该第二电压用于写入待写入数据。
  • 一种铁电存储阵列、铁电存储器以及其操作方法-202210355106.8
  • 贾秀峰;李昊;张敏;张恒;许俊豪 - 华为技术有限公司
  • 2022-03-31 - 2023-10-24 - G11C11/4074
  • 本申请提供了一种铁电存储阵列、铁电存储器以及其操作方法,用于减少SL数量,从而节省了版图面积和LBL上的寄生电容。该铁电存储阵列包括1T1C结构和gain cell;gain cell包括第一晶体管、第二晶体管和第三晶体管,1T1C结构包括第四晶体管和第一电容;第四晶体管的栅极与字线相连,其源漏极的第一端与第一电容的第一端相连,另一端通过区域位线与第三晶体管的栅极以及第一晶体管的源漏极的第三端相连,第一电容的第二端与板线相连;第一晶体管和第二晶体管的栅级与控制线相连,第一晶体管的源漏极的第四端和第二晶体管的源漏极的第五端通过全局位线相连,第二晶体管的源漏极的第六端与第三晶体管的源漏极的第七端相连,第三晶体管的源漏极的第八端与源线相连。
  • 一种存储器及补偿方法-202311170360.1
  • 方原;陈敦仁;吕震宇;程晓恬 - 温州核芯智存科技有限公司
  • 2023-09-12 - 2023-10-20 - G11C11/4074
  • 本发明公开了一种存储器及补偿方法,涉及半导体技术领域。本发明包括补偿单元,包括控制模块,以及与所述控制模块连接的补偿模块,所述控制模块包括带有转换开关的灵敏放大器,所述补偿模块接入线性稳压器电源提供的补偿电压。本发明的有益效果:本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题,从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题,在不用增加特殊工艺的情况下存储器的性能还得以保证。
  • 基于NOR Flash的距离计算装置及方法-202011644923.2
  • 金西;吴奇哲;陶临风 - 中国科学技术大学
  • 2020-12-31 - 2023-10-20 - G11C11/4074
  • 一种基于NOR Flash的距离计算装置及方法,装置包括:基于NOR Flash的浮栅场效应晶体管,其上设有源极、漏极,控制栅极及浮置栅极。浮置栅极用于捕获电子并存储,通过改变浮置栅极中存储电子的数量以改变浮栅场效应晶体管的阈值电压;源极、漏极,控制栅极用于被施加不同的栅源电压及漏源电压以使浮栅场效应晶体管输出特性位于线性区或饱和区,通过测量线性区或饱和区对应的浮栅场效应晶体管的输出特性,以计算距离。浮栅场效应晶体管的控制栅极和浮置栅极配置有对应的偏置电压计算单元,偏置电压计算单元用于对栅源电压和/或阈值电压取偏置电压。该装置及方法可实现任意操作数的距离计算,且计算结构简单,功耗低及并行度高。
  • 控制电路以及半导体存储器-202210306176.4
  • 范玉鹏 - 长鑫存储技术有限公司
  • 2022-03-25 - 2023-10-03 - G11C11/4074
  • 本公开实施例提供了一种控制电路以及半导体存储器,该控制电路包括偏置模块,偏置模块用于向功能模块提供偏置电流;偏置模块包括第一偏置模块和第二偏置模块,第一偏置模块用于提供第一偏置电流,第二偏置模块用于提供第二偏置电流;其中,第一偏置电流小于第二偏置电流,第一偏置模块用于在上电后处于常开状态,第二偏置模块用于接收偏置使能信号并基于偏置使能信号提供第二偏置电流。这样,该控制电路不仅可以保证偏置模块的稳定时间,而且还可以达到节省功耗的目的。
  • 控制电路以及半导体存储器-202210307197.8
  • 范玉鹏 - 长鑫存储技术有限公司
  • 2022-03-25 - 2023-10-03 - G11C11/4074
  • 本公开实施例提供了一种控制电路以及半导体存储器,该控制电路包括偏置切换电路和第一逻辑门电路;其中,第一逻辑门电路,由至少一个目标晶体管构成,目标晶体管的衬底与偏置切换电路的输出端连接,第一逻辑门电路具有第一速度模式和第二速度模式,第一速度模式的传输速度低于第二速度模式的传输速度;偏置切换电路,用于接收目标信号,若目标信号处于使能状态,则输出目标偏置电压,以增大目标晶体管的阈值电压,目标信号的使能状态表征第一逻辑门电路处于第一速度模式。这样,在保证半导体性能满足需求的情况下,该控制电路可以降低源极与漏极之间的漏电流,达到节省功耗的目的。
  • 电子设备及其驱动方法-202210266447.8
  • 池性洙 - 长鑫存储技术有限公司
  • 2022-03-17 - 2023-09-22 - G11C11/4074
  • 本公开涉及存储技术领域,提供一种电子设备及其驱动方法,该电子设备包括:灵敏放大器、电压调节电路。灵敏放大器包括:第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、控制电路,控制电路连接第三节点、第四节点、预设电压端、第一控制信号端,用于响应于第一控制信号端的信号以连接预设电压端和第三节点、第四节点;电压调节电路连接预设电压端、调节信号端,用于根据调节信号端的调节信号向预设电压端输入预设电压信号。该电子设备可以通过电压调节电路向灵敏放大器写入合适大小的预设电压信号,以使灵敏放大器在偏移消除阶段位线和互补位线具有适当的电压差。
  • 双参考电压产生器、均衡电路及存储器-202011017186.3
  • 张志强 - 长鑫存储技术有限公司
  • 2020-09-24 - 2023-09-15 - G11C11/4074
  • 本申请提供一种双参考电压产生器、均衡电路及存储器,该双参考电压产生器接收原始编码、第一编码以及第二编码,并根据接收到的原始编码和第一编码,产生第一参考电压,根据接收到的原始编码和第二编码,产生第二参考电压;其中,第一参考电压不同于第二参考电压。即本申请所提供的双参考电压产生器可以根据原始编码、第一编码以及第二编码输出两种不同的参考电压,能够更好的满足均衡处理过程对不同参考电压的需求,提升均衡电路的均衡处理效果;另外,通过对上述原始编码、第一编码以及第二编码的值进行预配置,可以使上述均衡电路的接收数据对应眼图中的电压裕度与时序裕度均处于最大值,还能够提高接收数据信号的质量。
  • 一种用于存储芯片的快速读取电路、存储芯片及电子设备-202310804372.9
  • 韩志永;王晨辉 - 芯天下技术股份有限公司;上海芯存天下电子科技有限公司
  • 2023-07-03 - 2023-09-15 - G11C11/4074
  • 本申请涉及存储芯片技术领域,具体提供了一种用于存储芯片的快速读取电路、存储芯片及电子设备,该电路包括:运算放大器;第一MOS管,其源极与供电电压连接,其漏极与运算放大器的输出端连接,其栅极与使能信号连接;第二MOS管,其源极与供电电压连接,其漏极与运算放大器的反相输入端连接,其栅极与运算放大器的输出端连接;偏置电流源,运算放大器的负电源端通过偏置电流源与公共接地端连接;开关模块,与运算放大器的输出端和使能信号连接;临时接地模块,其与使能信号、公共接地端和第二MOS管的栅极连接,用于在使能信号打开时,将第二MOS管的栅极与公共接地端短暂连接;该电路能够有效地提高存储芯片的数据读取速度。
  • 一种时钟校正电路和存储器-202311006147.7
  • 秦彬瑜;赵高伟 - 浙江力积存储科技有限公司
  • 2023-08-10 - 2023-09-12 - G11C11/4074
  • 本公开的实施例提供一种时钟校正电路和存储器,包括:延迟锁相环电路和占空比校正电路;其中,延迟锁相环电路,接收外部时钟信号和反馈时钟信号,并根据外部时钟信号和反馈时钟信号的相位差,调节延迟锁相环电路中的第一可调延迟电路,以使反馈时钟信号与所述外部时钟信号在每个时钟周期的初始相位相同,以及输出内部时钟信号至占空比校正电路;占空比校正电路,根据接收的延迟锁相环电路输出的内部时钟信号,确定内部时钟信号对应的占空比,并根据占空比调整占空比校正电路中的第二可调延迟电路,以使内部时钟信号的占空比为预设占空比;其中,相位差和占空比均为数字信号,以实现对相位和占空比的快速调节。
  • 存储器的检测方法及存储器-202210186674.X
  • 苏阿妹 - 长鑫存储技术有限公司
  • 2022-02-28 - 2023-09-05 - G11C11/4074
  • 本申请提供一种存储器的检测方法及存储器,涉及半导体技术领域,用于解决存储单元和位线之间的漏电检测复杂的技术问题,该存储器的检测方法包括:选通字线,通过位线向所有的存储单元中写入预设存储数据;关闭字线,并向位线上施加第一电压,以使位线上的电位与存储单元的电位不同;保持预设时间后,选通字线,通过位线读取所有的存储单元中的实际存储数据;将每个存储单元的实际存储数据与预设存储数据进行比较,以判断该存储单元是否存在漏电。通过在所有的存储单元中进行预设存储数据的写入和实际存储数据的读出,且位线上的电位单独施加,无需依次选通字线,存储单元与位线之间的漏电检测简单。
  • 包括电压区域的存储器器件及其操作方法-201810794935.X
  • 金荣华;吴台荣;张晋熏;赵硕进 - 三星电子株式会社
  • 2018-07-19 - 2023-09-05 - G11C11/4074
  • 提供了具有多个电压区域的存储器器件及其操作方法。该存储器器件包括存储器单元阵列;包括数据处理块的数据通路区域,所述数据处理块在读取/写入操作期间从/向存储器单元阵列传输读取/写入数据;和包括控制块的控制信号通路区域,所述控制块在读取/写入操作期间控制数据处理块。数据通路区域根据存储器器件的操作模式选择性地接收第一高电源电压或第一低电源电压。控制信号通路区域接收第一高电源电压而不管操作模式。
  • 操作存储器的方法、设备及系统-202111050453.1
  • P·V·莱亚;T·P·芬克拜纳 - 美光科技公司
  • 2017-01-05 - 2023-09-01 - G11C11/4074
  • 本发明涉及操作存储器的方法、设备及系统。所述设备可包含耦合到感测线的存储器单元阵列。所述设备可包含控制器,所述控制器经配置以控制耦合到所述感测线的感测电路,以在不经由输入/输出I/O线传送数据的情况下执行若干运算。所述感测电路可经控制以计算存储在所述存储器单元阵列中的数据的错误码且比较所述错误码与所述数据的初始错误码以确定所述数据是否已被修改。
  • 半导体设备-202310164108.3
  • 北形大树;田中信二 - 瑞萨电子株式会社
  • 2023-02-24 - 2023-08-29 - G11C11/4074
  • 本公开涉及一种半导体设备,该半导体设备包括第一数据线、第二数据线以及连接到第一数据线和第二数据线的存储器单元。存储器单元包括多个开关、第一数据保持电路、第二数据保持电路、第三数据保持电路、第四数据保持电路和输入线。通过基于由第三数据保持电路保持的值来控制多个开关之中的连接到第一数据线的开关,以及通过基于由第四数据保持电路保持的值来控制多个开关之中的连接到第二数据线的开关,存储器单元的特性值可改变。
  • 三维熔丝架构以及相关系统、方法和设备-202111042521.X
  • 何源;外山大吾 - 美光科技公司
  • 2021-09-07 - 2023-08-29 - G11C11/4074
  • 本申请案涉及三维熔丝架构以及相关的系统、方法和设备。一种设备包含半导体衬底、所述半导体衬底上或中的熔丝阵列,以及所述半导体衬底上或中的熔丝电路。所述熔丝阵列包含熔丝单元。所述熔丝电路经配置以存取所述熔丝单元。所述熔丝电路从所述熔丝阵列偏移以使得所述熔丝电路安置于所述半导体衬底与所述熔丝阵列之间,或所述熔丝阵列安置于所述半导体衬底与所述熔丝电路之间。
  • 放大电路、控制方法和存储器-202210102965.6
  • 尚为兵;李红文 - 长鑫存储技术有限公司
  • 2022-01-27 - 2023-08-08 - G11C11/4074
  • 本公开涉及半导体电路设计领域,特别涉及一种放大电路、控制方法和存储器,包括:感测放大电路,包括读出节点、互补读出节点、第一节点和第二节点;隔离电路被配置为,在感测放大阶段,将读出节点耦合至位线,并将互补读出节点耦合至互补位线;偏移消除电路被配置为,在偏移消除阶段,将位线耦合至互补读出节点,并将互补位线耦合至读出节点;第一电源提供电路,与第一节点耦合,包括第一电源和第二电源,第一电源的电源电压高于第二电源的电源电压;第一电源提供电路被配置为,在偏移消除阶段,将第一电源与第一节点耦合,在感测放大阶段,将第二电源与第一节点耦合,以缩短偏移消除阶段的处理时间,从而优化存储器的性能。
  • 一种存储器、时序控制方法及电子设备-202210065884.3
  • 焦慧芳;孙清清;李檀;应成伟;晁鑫;王敬元璋;范鲁明;闫鹏 - 华为技术有限公司;复旦大学
  • 2022-01-20 - 2023-08-01 - G11C11/4074
  • 本申请提供一种存储器、时序控制方法及电子设备,涉及存储技术领域,用于替代传统DRAM,同时兼容DRAM的控制指令,提升操作性能。该存储器中多行多列的SFGT存储单元按照行列分布与相应的信号线、感应放大器和回写电路相耦合。该时序控制方法包括:在行激活阶段,控制目标行的SFGT存储单元对应的第一字线为高电平,控制目标行的SFGT存储单元对应多个回写控制线为高电平,控制目标行的SFGT存储单元对应多个电压线为高电平且持续一段时间后转换为低电平,以在行激活阶段执行行激活和擦除两个操作;在读写阶段,控制所述第一字线为低电平,控制所述多个回写控制线为低电平,以实现数据的读写。
  • 半导体装置、半导体存储器装置和偏移校准方法-202211087709.0
  • 林伯镇;赵英喆;朴勝振;李斗馥;崔荣暾;崔桢焕 - 三星电子株式会社
  • 2022-09-07 - 2023-07-25 - G11C11/4074
  • 公开了一种半导体装置、一种半导体存储器装置和一种偏移校准方法。根据实施例的半导体装置包括:多个采样器电路,被配置为接收多个偏移时钟信号或多个分频时钟信号,并且响应于多个分频时钟信号中的每个对数据信号进行采样。校准电路将第一偏移时钟信号施加到第一采样器电路,将具有与第一偏移时钟信号的相位相反的相位的第二偏移时钟信号施加到第二采样器电路,并且基于响应于第一偏移时钟信号而输出的第一采样器电路的输出来产生用于调整第一采样器电路的偏移的第一偏移调整信号。
  • 驱动电路-202010928768.0
  • 张良 - 长鑫存储技术有限公司
  • 2020-09-07 - 2023-07-14 - G11C11/4074
  • 本申请实施例涉及一种驱动电路,包括:上拉晶体管和下拉晶体管,上拉晶体管的第一端与电源连接,上拉晶体管的第二端与下拉晶体管的第一端连接,以共同输出驱动信号,下拉晶体管的第二端与地连接;控制电路,分别于上拉晶体管和/或下拉晶体管的控制端连接,用于控制上拉晶体管和/或下拉晶体管的导通或关断,以改变驱动信号;其中,上拉晶体管和下拉晶体管在控制电路的控制下,不同时导通。在本申请实施例中,可以防止电源与地之间形成直流通路,从而节省了无效功耗,而且,还可以避免两个晶体管同时打开时的竞争状态,消除了同时打开时产生的电流毛刺现象,改善了输出的驱动信号的稳定性,提供了一种功耗更低、信号稳定性更好的驱动电路。
  • 差分电压发生器-201810796399.7
  • 约翰·A·费尔德;艾瑞克·杭特-史罗德 - 马维尔亚洲私人有限公司
  • 2018-07-19 - 2023-07-07 - G11C11/4074
  • 本发明涉及差分电压发生器,该差分电压发生器接收一初始目标电压,且提供该初始目标电压至第一偏置元件以及第二偏置元件。该第一偏置元件包括第一晶体管,该第二偏置元件包括第二晶体管。各该第一晶体管能够以一不同的增量改变该初始目标电压以改变该初始目标电压为一改变的目标电压。该第二晶体管能够去除由该第一晶体管产生的一电流,从而产生一相反电流,并使得该初始目标电压不受第二输出的影响。各该第一晶体管具有产生相同电流的对应的第二晶体管。第一输出能够输出该改变的目标电压,该第二输出能够输出该初始目标电压。
  • 用于阈值电压经补偿的感测放大器的电源供应控制的设备和方法-202180065555.2
  • 佐藤敏行;野口英和 - 美光科技公司
  • 2021-07-09 - 2023-06-06 - G11C11/4074
  • 公开包含阈值电压经补偿的感测放大器的设备和用于补偿所述设备的方法。根据本公开的实例阈值电压经补偿的感测放大器包含:电路,例如第一晶体管,其具有第一导电类型,耦合到第一节点和第二节点;第二晶体管,其具有第二导电类型,耦合到所述第一节点和第三节点处;多个晶体管,其耦合到所述第二节点且进一步被配置成接收电源供应电压;和控制电路,其被配置成将多个控制信号提供到所述多个晶体管。所述控制电路在第一存储器操作中提供指示第一驱动强度的所述多个控制信号并且另外在第二存储器操作中提供指示第二驱动强度的多个信号。
  • 具有人工智能模式的存储器-202080060349.8
  • A·特罗亚 - 美光科技公司
  • 2020-08-27 - 2023-05-26 - G11C11/4074
  • 本公开包含与存储器中的人工智能加速器相关的设备及方法。实例设备可包含:多个寄存器,其经配置以使所述设备能够在人工智能模式下操作以执行人工智能操作;及人工智能(AI)加速器,其经配置以使用存储于多个存储器阵列中的数据执行所述人工智能操作。所述AI加速器可包含经配置以执行与AI操作相关联的操作的硬件、软件及/或固件。所述硬件可包含配置为加法器及/或乘法器以执行与AI操作相关联的操作(例如,逻辑操作)的电路系统。
  • 半导体存储装置-201811004525.7
  • 池田圭司;田中千加 - 铠侠股份有限公司
  • 2018-08-30 - 2023-05-26 - G11C11/4074
  • 实施方式提供一种抑制读取错误的半导体存储装置。半导体存储装置具备:第1存储单元MC,包括第1晶体管T及第1电容器C;第2晶体管/TA,包含与所述第1存储单元的第1端子连接的第1端子;第1位线BL,与所述第1存储单元的第2端子连接;第2位线/BL,与所述第2晶体管的第2端子连接;以及控制器12,在所述第1存储单元的写入动作中,使所述第1晶体管接通,且使所述第2晶体管断开,在所述第1存储单元的读取动作中,使所述第1晶体管及所述第2晶体管接通。
  • 低功率双数据速率存储器的电源管理电路及其管理方法-202111392577.8
  • 简顺荣 - 美商矽成积体电路股份有限公司
  • 2021-11-23 - 2023-05-23 - G11C11/4074
  • 本发明提供一种低功率双数据速率存储器的电源管理电路及其管理方法,其用以依据参考电压管理低功率双数据速率存储器的电源。低压降调节器的第一传输端用以传输第一电压,第二传输端用以传输第二电压。低压降调节器依据参考电压调节第一电压与第二电压之间的电压差。电源网格结构的第一电源网格线路具有第一单位网格间距与第一连接点电性连接第一传输端。第二电源网格线路具有第二单位网格间距与第二连接点电性连接第二传输端,第二连接点与第一连接点相隔的距离小于等于第一单位网格间距与第二单位网格间距之一者。借此,使电源线宽缩小并节省功率。
  • 用于存储器单元的模式切换的低毛刺开关控制-202180059431.3
  • K·亚达夫;V·达纳塞卡兰;王彦 - 高通股份有限公司
  • 2021-08-12 - 2023-05-16 - G11C11/4074
  • 一种用于电源模式切换的装置,包括:输出第一电压的第一电压调节器、输出第二电压的第二电压调节器、输出第三电压的第三电压调节器、电子负载、第一电压调节器和电子负载之间的第一开关、第二电压调节器和电子负载之间的第二开关、以及第三电压调节器和电子负载之间的第三开关。并且,一种用于电源模式切换的方法包括:利用第一电压向电子负载供电;切换到第二电压;在跨该电子负载的电压小于参考电压时,维持该电子负载与该第二电压的耦合;以及在该电压大于或等于该参考电压并且该第三电压小于该第二电压时,切换到第三电压。
  • 存储单元、半导体器件及存储器-202310114758.7
  • 陈志勇 - 长鑫存储技术有限公司
  • 2023-02-02 - 2023-05-05 - G11C11/4074
  • 本公开实施例提供了一种存储单元、半导体器件及存储器,其中,所述存储单元至少包括:第一晶体管和第二晶体管;所述第一晶体管的控制端和所述第二晶体管的控制端相连,且所述第一晶体管的第一端和所述第二晶体管的第一端相连;所述第一晶体管的第二端连接第一电压,所述第二晶体管的第二端连接第二电压;所述存储单元基于所述第一晶体管或者所述第二晶体管的寄生电容存储数据。
  • 半导体存储器件和具有该半导体存储器件的存储器系统-202211241807.5
  • 申相学;姜雄大 - 三星电子株式会社
  • 2022-10-11 - 2023-05-05 - G11C11/4074
  • 提供了一种半导体存储器件和具有该半导体存储器件的存储器系统。所述半导体存储器件包括:第一电源单元,所述第一电源单元被配置为:在高频操作的正常模式下,从第一全局电源轨向第三全局电源轨和第四全局电源轨供应第一电源;在高频操作的待机模式下,向所述第三全局电源轨供应所述第一电源,而不向所述第四全局电源轨供应所述第一电源;在低频操作的正常模式下,向所述第三全局电源轨和所述第四全局电源轨供应第二全局电源轨的第二电源;以及在低频操作的待机模式下,向所述第三全局电源轨供应所述第二电源,而不向所述第四全局电源轨供应所述第二电源。
  • 芯片外驱动器-201810935330.8
  • 紫藤泰平 - 华邦电子股份有限公司
  • 2018-08-16 - 2023-04-18 - G11C11/4074
  • 本发明提供一种芯片外驱动器,包括第一驱动电路,第一驱动电路用以调整芯片外驱动器的回转率。第一驱动电路包括第一预驱动器、开关串与第一输出级。第一预驱动器接收读取信号与第一预驱动器控制信号。开关串被配置为依据读取信号以结合第一预驱动器对电源电压进行分压操作,以产生第一输出级控制信号。第一输出级依据第一输出级控制信号产生数据信号。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top