[发明专利]基于分子级网表的三模冗余方法在审

专利信息
申请号: 202011596040.9 申请日: 2020-12-28
公开(公告)号: CN112597728A 公开(公告)日: 2021-04-02
发明(设计)人: 杨海钢 申请(专利权)人: 中国科学院空天信息创新研究院
主分类号: G06F30/34 分类号: G06F30/34;G06F30/3308
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 鄢功军
地址: 100190 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开提供一种基于分子级网表的三模冗余方法,包括:操作S1:将FPGA中的冗余的分子级模块进行复制得到三份该分子级模块;操作S2:将所述三份分子级模块连接至多数表决器形成表决单元,输出第一表决结果;操作S3:将所述第一表决结果输入至后接的非冗余单元后,再连接至后续的表决单元继续进行表决,进而以汇聚的方式处理路径上不需要冗余的模块,完成基于分子级网表的三模冗余。
搜索关键词: 基于 分子 级网表 冗余 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院空天信息创新研究院,未经中国科学院空天信息创新研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011596040.9/,转载请声明来源钻瓜专利网。

同类专利
  • 一种基于距离关系的连接信号分组方法-202310733316.0
  • 邵中尉;张吉锋;周思远 - 上海思尔芯技术股份有限公司
  • 2023-06-19 - 2023-10-27 - G06F30/34
  • 本发明公开了一种基于距离关系的连接信号分组方法,包括:根据连接信号的负载节点所处FPGA的不同对连接信号进行选择性拆分,以将负载节点处于同一FPGA的连接信号拆分在一起;计算拆分在一起的连接信号两两之间的距离;对连接信号进行随机分组,获得当前所有分组中连接信号的距离总和;不断交换不同分组之间的连接信号,使得交换后所有分组中连接信号的距离总和不断减小。本发明对信号进行选择性拆分,可以节省FPGA之间的cable的使用,节省了cable资源;使得同一分组信号所消耗的FPGA内die crossing处的布线资源更少,降低了布线难度,提高了布线资源的使用效率。
  • 一种基于距离分布的连接信号分组方法-202310730455.8
  • 邵中尉;张吉锋;周思远 - 上海思尔芯技术股份有限公司
  • 2023-06-19 - 2023-10-27 - G06F30/34
  • 本发明公开了一种基于距离分布的连接信号分组方法,包括:根据连接信号的负载节点所处FPGA的不同对连接信号进行选择性拆分,以将负载节点处于同一FPGA的连接信号拆分在一起;计算拆分在一起的连接信号两两之间的距离;选取驱动节点和负载节点总数最少的连接信号作为锚信号放置在构建的容器中,迭代更新容器的重心,将与重心距离最近的连接信号不断放入容器中直至达到容器容量,以实现连接信号的分组。本发明对信号进行选择性拆分,可以减少FPGA之间cable的使用,节省cable资源;并且使得分为同一组的信号所消耗的FPGA内die crossing处的布线资源更少,降低了布线难度,提高了布线资源的使用效率。
  • 一种多步长并行电力实时仿真系统和方法-202010806518.X
  • 李志强;王凡凯;刘曙元;陈飞 - 北京华电天仁电力控制技术有限公司
  • 2020-08-12 - 2023-10-27 - G06F30/34
  • 本申请公开了一种多步长并行电力实时仿真系统和方法,所述系统包括实时仿真机、开发平台、采集存储平台和监控平台;所述实时仿真机为系统模型的运行装置,所述系统模型包括控制算法模型和被控对象模型;所述开发平台包括模型与算法开发平台和模型载入与通信配置平台,分别用于实时仿真机中模型与算法的开发和模型的载入与通信配置;所述采集存储平台包含接口平台和数据库,分别用于系统模型运行数据的采集和存储;所述监控平台用于在仿真系统运行过程中进行系统模型运行数据监视以及控制指令的下发。可满足电力系统仿真要求,更加贴近电力系统真实的运行环境,提升仿真结果的可靠性;同时具备灵活扩展特性和兼容性,降低了电力系统研究开发周期。
  • 一种硬件描述语言代码自动补全方法-202310564992.X
  • 刘建洋;朱维良;王海力 - 京微齐力(北京)科技股份有限公司
  • 2023-05-18 - 2023-10-20 - G06F30/34
  • 本发明涉及一种硬件描述语言代码自动补全方法,所述方法包括:获取work库中各模块module的完整信息,将获取的各module的完整信息存储在模块存储文件中;跟踪到用户在Verilog代码的module语句部分输入被例化的module的名称,读取模块存储文件中,与该被例化的module的名称相同的module的完整信息;依据读取的module的完整信息补全被例化的module的代码;或者,获取work库中每个VHDL文件的实体entity的完整信息,将获取的各entity的完整信息存储在模块存储文件中;跟踪到用户在VHDL文件结构体architecture输入被例化元件component的名称,读取模块存储文件中,与该被例化的component名称相同的entity的完整信息;依据读取的entity的完整信息补全被例化的component的代码。本发明的方法,提高了Verilog/VHDL代码的编写效率。
  • 处理中断事件的方法、装置、系统和存储介质-202310116728.X
  • 伍阳;顾晓峰;顾晓光;高新宇;郑成;赵利;徐欣 - 芯华章科技(北京)有限公司
  • 2023-01-30 - 2023-10-20 - G06F30/34
  • 本申请提供处理中断事件的方法,包括:运行第一线程以从多个可编程逻辑器件的一个接收中断数据;经由第一线程在第一队列中存储中断数据并唤醒第二线程;响应于在第一队列不为空,经由第二线程读取第一队列的队首处的第一中断数据,以确定与第一中断数据对应的第一可编程逻辑器件的第一标识和第一中断类型;经由第二线程确定第二队列是否为空,其中第二队列与第一中断类型对应;响应于第二队列不为空,经由第二线程在第二队列中查找第一标识;响应于第二队列中查找到第一标识,经由第二线程从第二队列中移除第一标识;经由第二线程再次确定第二队列是否为空;响应于第二队列为空,经由第二线程根据第一中断数据处理多个可编程逻辑器件的中断事件。
  • 基于相控阵天线波束控制FPGA的闭环仿真验证系统-202310805708.3
  • 张伟欣;赵超;刘陶然;黄智东;刘芳汝 - 上海航天计算机技术研究所
  • 2023-07-03 - 2023-10-03 - G06F30/34
  • 本发明提供了一种基于相控阵天线波束控制FPGA的闭环仿真验证系统,包括:仿时钟、复位模块、仿SPI总线模块、仿T/R组件模块、仿相位/幅值计算模块。通过仿相位/幅值计算模块运行结果验证波束控制FPGA功能的正确性,并模拟其在硬件联测中硬件限制无法输入SPI总线部分异常控制数据的工况,可验证波束控制FPGA在各种工况下工作的正确性。同时,该系统还可记录波束控制FPGA产生的T/R组件控制时序,可仿真对波束控制FPGA输入各种控制指令,为波束控制FPGA提供闭环的仿真环境。本发明可拓展应用于多种型号的波束控制FPGA的SPI总线地面仿真验证。
  • 一种基于字符分隔值文件转换Verilog代码的方法-202010531916.5
  • 黄继业;闻勇强;高明裕;何志伟;杨宇翔;林辉品 - 杭州电子科技大学
  • 2020-06-11 - 2023-09-26 - G06F30/34
  • 本发明公开了基于字符分隔值文件转换Verilog代码的方法:S1,读取字符分隔值总文件中的数据,根据总文件内的记录去搜索符合条件的字符分隔值子文件;S2,处理字符分隔值总文件和子文件内的数据,生成端口信号列表和变量定义部分的Verilog代码;S3,给每个字符分隔值子文件分配状态号区间,读取各个子文件内的状态跳转数据,生成状态跳转部分的Verilog代码;S4,读取每个字符分隔值子文件内对应状态所执行的操作,生成各个状态语句执行的Verilog代码。本发明为字符分隔值文件数据转化到硬件描述提供了切实可行的方案,当需要编写的状态机状态很多时,可有效简化状态的插入和删除问题以及子状态机间相互跳转问题,能够降低代码编写的出错率,提高开发的效率。
  • 一种加权轮询模块的验证方法、系统、设备以及介质-202311071447.3
  • 胡敏 - 珠海星云智联科技有限公司
  • 2023-08-24 - 2023-09-22 - G06F30/34
  • 本申请提供了一种加权轮询模块的验证方法、系统、设备以及介质。所述方法包括:将多个激励序列输入加权轮询模块生成第一预期序列,其中,加权轮询模块被配置为采用第一权重比例对多个激励序列进行分配;将多个激励序列输入通用验证方法学平台生成第二预期序列,通用验证方法学平台被配置为采用第一权重比例对多个激励序列进行分配;将第一预期序列和第二预期序列进行乱序比对,得到第一比对结果;基于第一比对结果和第二比对结果确定加权轮询模块是否正确,第二比对结果包括加权轮询模块的多个第一队列各自的第一计数器的值和刷新和通用验证方法学平台的多个第二队列各自的第二计数器的值和刷新的对比结果。
  • 电力电子拓扑仿真系统、方法、电子设备及存储介质-202310687465.8
  • 请求不公布姓名 - 上海科梁信息科技股份有限公司
  • 2023-06-09 - 2023-09-19 - G06F30/34
  • 本申请实施例涉及实时仿真技术领域,公开了一种电力电子拓扑仿真系统、方法、电子设备及存储介质。上述电力电子拓扑仿真系统包括:开发主机和至少两个仿真机,每个所述仿真机中配置有FPGA芯片,且每个所述仿真机均与所述开发主机连接;所述开发主机用于构建电力电子拓扑的拓扑模型,并对所述拓扑模型作解耦处理,以生成至少两个子拓扑模型,将所述至少两个子拓扑模型分别部署到所述至少两个仿真机上;所述至少两个仿真机用于分别基于所述FPGA芯片仿真运行对应的所述子拓扑模型。本申请实施例提供的电力电子拓扑仿真系统,适用于大规模的电力电子拓扑的实时仿真。
  • 基于UVM的流量整形验证方法及相关设备-202311035247.2
  • 胡敏 - 珠海星云智联科技有限公司
  • 2023-08-17 - 2023-09-15 - G06F30/34
  • 本申请公开了一种基于UVM的流量整形验证方法及相关设备,应用于电子设备,电子设备包括UVM验证平台,方法包括:获取目标测试用例的目标寄存器配置参数和目标输入激励;通过目标寄存器配置参数调节UVM验证平台的测试环境,以使得UVM验证平台适配目标测试用例的测试环境;将目标输入激励输入到DUT顶层输入接口,并对目标输入激励进行预期,得到第一验证结果;DUT顶层输入接口用于实现流量整形功能;将目标输入激励输入到预设参考模型,得到第二验证结果;根据第一验证结果与第二验证结果确定目标测试结果。采用本申请可以在降低仿真成本的情况下,保证流量整形验证效果。
  • 一种基于流图划分的FPGA资源划分方法-202310766631.3
  • 请求不公布姓名 - 湖南泛联新安信息科技有限公司
  • 2023-06-27 - 2023-09-15 - G06F30/34
  • 本发明公开了一种基于流图划分的FPGA资源划分方法,将多个设计模块及其连接关系抽象成多个RLM和多条信号边并分组,得到多个RLM分组节点和多组分组后的信号边,多个RLM分组节点和多组分组后的信号边构成流图;将FPGA的容积分割成若干个存储单元,将多个RLM分组节点、多组分组后的信号边、若干个存储单元以及流图通过流图划分界面展示;通过交互事件将多个RLM分组节点和多组信号边划分至若干个存储单元,并根据资源约束条件检查划分是否合理,若划分合理,输出多个RLM对应的划分配置文件。该方法简化了真实模块以及真实信号之间的连接关系,丰富了流图交互操作能力,除了提高划分的效率,还提升了用户体验。
  • 异构多核FPGA电路架构、构建方法及数据传输方法-202310438719.2
  • 梅冰笑;韩睿;王文浩;李富强;姜雄伟;蒋鹏;李斐然;周莉;李晨;李特;徐华 - 国网浙江省电力有限公司电力科学研究院
  • 2023-04-20 - 2023-09-15 - G06F30/34
  • 本发明属于集成电路设计技术领域,具体涉及RISC‑V与ARM协同工作的异构多核FPGA电路架构、构建方法及数据传输方法。针对现有RISC‑V处理器与ARM处理器未能实时同步或协同工作的不足,本发明采用如下技术方案:RISC‑V与ARM协同工作的FPGA电路架构,包括:ARM处理器,由FPGA芯片自带,具有ARM一级指令数据cache缓存;RISC‑V处理器,基于FPGA PL设计,具有RISC‑V一级指令数据cache缓存;共用的二级cache缓存模块,从FPGA片外预取数据至片上缓存;总线模块;存储管理模块,连接二级cache缓存模块和RISC‑V处理器,管理ARM处理器、RISC‑V处理器、二级cache缓存模块的数据输入和输出。本发明的有益效果是:实现数据高效同步。
  • 基于数字电子技术远程电路重构实现方法-202310701277.6
  • 陈龙;马学条;汪颖;颜斌;郑雪峰 - 杭州电子科技大学
  • 2023-06-14 - 2023-09-12 - G06F30/34
  • 本发明公开了基于数字电子技术远程电路重构实现方法,其中预约管理包括以下步骤:S11,创建LabVIEW项目;S12,新建vi文件,用于设计用户信息管理,包含用户身份信息认证;S13,设计后台数据库的功能表;S14,新建vi文件,将LabVIEW与mysql进行数据通信;S15,新建vi文件,设计学生预约功能;S16,设计UI界面,包括后台信息管理窗口与实验预约窗口;S17,将LabVIEW项目封装打包为exe文件。本发明有效地解决了高校实践教学过程中受时间、地域和安全因素等限制的现实问题,极大的提高了装置的使用率。
  • 基于FPGA内嵌处理器的虚拟仿真测试方法-202110334725.4
  • 王文宇;易鑫;李静 - 西安润道智检科技有限公司
  • 2021-03-29 - 2023-09-08 - G06F30/34
  • 本发明公开了一种基于FPGA内嵌处理器的虚拟仿真测试方法,包括如下步骤:步骤1,查看被测FPGA软件开发环境,如果是使用MicroBlaze系列开发,则执行步骤2;如果被测FPGA软件使用Zynp系列开发,则执行步骤3;步骤2:连接及转换文件:将被测FPGA软件中C语言转换为可执行文件;然后读取可执行文件,进行仿真测试;步骤3,编写总线BFM文件,使用BFM文件替换原硬核IP,调用BFM文件进行仿真测试。本发明的虚拟仿真测试方法能够实现两种语言协同开发的FPGA内嵌处理器虚拟仿真测试。从而不仅保证了设计的正确性、完善性,又杜绝了后续生产工作中因设计而引发的错误,即节约了经济成本、又保证了项目如期地完成。
  • FPGA的动态参数操作-201780012033.X
  • V·贝茨;S·赵;I·A·易卜拉欣;O·特雷斯卡塞斯 - 阿尔特拉公司
  • 2017-02-10 - 2023-09-05 - G06F30/34
  • 用于操作可编程逻辑构造(16)的方法和系统包括动态参数缩放控制器(22),动态参数缩放控制器(22)通过在使用用于可编程逻辑构造(16)的校准配置的校准模式期间循环通过多个操作条件的同时维持操作参数,来跟踪在多个操作条件下起作用的操作参数。该动态参数缩放控制器(22)还在校准表中存储用于操作参数的一个或多个功能性值。该动态参数缩放控制器(22)还使用用于操作参数的动态值来操作使用设计配置的可编程逻辑构造(16),该操作参数是至少部分基于多个操作条件的。
  • ASIC存储器自动转FPGA的IP核的方法及可读介质-202010504751.2
  • 王书浩 - 上海赛昉科技有限公司
  • 2020-06-05 - 2023-08-25 - G06F30/34
  • 本发明涉及集成电路技术领域,具体涉及一种ASIC存储器自动转FPGA的IP核的方法及可读介质,本发明针对ASIC带bist的memroy进行处理的,由于FPGA的特殊工艺,没有ASIC中带特殊bist的memory那么灵活,该发明运用python进行文本处理,对特殊要求的memory进行拼接转换,合理的解决了这个问题,可以生成FPGA原型验证所以需要的IP中的dcp,stub,xci文件,对后续FPGA的原型综合,布局布线都有很重要的帮助,对整个FPGA原型验证起到了很重要的帮助。本发明可以自动根据ASIC的memory大小,来自动生成FPGA的bram和dram,并且能够生成emulator的memory模型,而且能够自动产生仿真文件,对生成的memory进行自检。可以更快速,更智能进行原型验证。同时可以更好的进行FPGA的时序收敛。
  • 基于仿真的GPU性能的测试方法及装置-201810879971.6
  • 韩明月;林建明;赵璇 - 格兰菲智能科技有限公司
  • 2018-08-03 - 2023-08-25 - G06F30/34
  • 本公开涉及基于仿真的GPU性能测试方法及装置。所述方法包括:在GPU仿真设备上对GPU进行仿真的过程中,将采样帧作为被仿真的GPU的输入;在基于被仿真的GPU对采样帧进行处理的过程中,采集每一帧采样帧的测试数据;根据每一帧采样帧的测试数据计算被仿真的GPU的性能。因此,根据本公开的基于仿真的GPU性能测试方法及装置,通过将采样帧作为被仿真的GPU的输入,在GPU仿真设备上对GPU进行仿真,能够实现在芯片设计阶段更准确的预测GPU的性能,同时可以减少GPU仿真设备的运行时间,提高仿真的效率。
  • 一种通过局部冗余减少敏感配置比特的抗辐射容错FPGA电路设计方法-201710708541.3
  • 佘晓轩 - 复旦大学
  • 2017-08-17 - 2023-08-25 - G06F30/34
  • 本发明属于集成电路领域,涉及一种通过局部冗余减少敏感配置比特的抗辐射容错FPGA电路设计方法。本发明根据FPGA所配置电路中对辐射错误敏感的互连配置比特和逻辑功能配置比特的数量,计算FPGA所配置电路的故障概率。采用传统FPGA布局布线算法,在满足面积时序等约束条件下,以此故障概率为目标函数,寻找故障概率最小的布局布线解,如果布局布线后的FPGA配置电路故障概率大于预先要求的故障率,则以逐渐扩大的方式对局部电路模块进行三模冗余配置并重新布局布线,直到新配置电路的故障概率小于预先要求的故障率为止。本发明可减少FPGA中对辐射错误敏感的逻辑功能配置比特和互连配置比特数量,从而降低故障概率,与传统的三模冗余方案相比,可以较小的面积和功耗开销,实现低于预定故障率的FPGA电路。
  • 用于ADC芯片的FPGA验证方法、装置、设备及介质-202310583671.4
  • 李默 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-05-19 - 2023-08-22 - G06F30/34
  • 本发明涉及验证测试领域,尤其涉及一种用于ADC芯片的FPGA验证方法、装置、设备及介质。所述方法包括:在FPGA中搭建中央处理器、ADC控制器、ADC验证模块、接口监控模块以及内存;利用ADC验证模块从ADC芯片获取采样数据;利用ADC控制器从ADC验证模块获取采样数据;利用接口监控模块采样ADC控制器与ADC验证模块之间的接口时序数据;利用中央处理器从ADC控制器获取采样数据并写入内存生成第一文件,以及获取接口时序数据并写入内存以生成第二文件;在上位机中运行分析软件并使用分析软件从内存获取第一文件和第二文件并进行分析以判定ADC控制器采样是否正确。本发明的方案提高FPGA验证效率。
  • 逻辑电路设计装置及逻辑电路设计方法-202310904290.1
  • 川村昌靖 - 合肥晶合集成电路股份有限公司
  • 2023-07-24 - 2023-08-22 - G06F30/34
  • 本发明公开了一种逻辑电路设计装置及逻辑电路设计方法,属于半导体集成电路技术领域。所述逻辑电路设计装置用于使用包括多个元件的标准单元来设计逻辑电路,所述逻辑电路设计装置包括:标准单元库,其登记有多个标准单元;以及输入接受单元,接受用户的输入信息;其中,所述多个标准单元包含多阈值电压标准单元,所述多阈值电压标准单元包括第一元件和第二元件,所述第一元件与所述第二元件极性相反,且所述第一元件与所述第二元件的阈值电压不同。通过本发明提供的逻辑电路设计装置及逻辑电路设计方法,能够减轻进行逻辑电路设计的设计者的负担。
  • 一种自动化生成IP核测试激励的方法及系统-202310518765.3
  • 冯苏红;徐维涛 - 中科亿海微电子科技(苏州)有限公司
  • 2023-05-10 - 2023-08-22 - G06F30/34
  • 一种自动化生成IP核测试激励的方法及系统,能够自动生成IP核测试激励,不需要测试人员根据每个IP核待测用例单独生成测试激励,既能节省时间,也能遍历所有激励状态,做到充分测试,对于不同的IP核可以节省很多测试时间,同时易于掌握,降低了对测试人员的技术要求,大大提高了测试效率,降低了测试成本。方法包括:(1)获取IP核顶层端口信号及其逻辑;(2)定义字典,存储IP核端口信息;(3)生成待测试IP核设计集列表文件;(4)获取设计集列表,遍历待测设计,然后结束仿真,判断网表输出信号是否和设计输出一致,若一致,则结果正确,若不一致则打印错误信息。
  • 模型解析方法、装置、计算机设备和存储介质-202310470071.7
  • 刘浩;邹琳;彭小强;刘爽 - 武汉森木磊石科技有限公司
  • 2023-04-27 - 2023-08-18 - G06F30/34
  • 本申请涉及一种模型解析方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括:对图形化的待仿真模型进行模型信息的解析,获取所述待仿真模型的第一模块信息和连接信息,其中,所述待仿真模型为电力电子系统的电路模型;根据所述第二模块信息和所述连接信息构建剔除测量元件的电力电子拓扑电路;根据所述电力电子拓扑电路确定所述电力电子系统的第一导纳矩阵,所述第一导纳矩阵用于解算所述待仿真模型的状态信息,以对所述电力电子系统进行仿真。采用本方法能够提高解析效率,从而有利于提高仿真效率。
  • 基于观测硬件电路对比观测FPGA内部信号的方法-202110685601.0
  • 单悦尔;井站;范继聪;徐彦峰 - 无锡中微亿芯有限公司
  • 2021-06-21 - 2023-08-18 - G06F30/34
  • 本发明公开了一种基于观测硬件电路对比观测FPGA内部信号的方法,涉及FPGA技术领域,该方法通过对FPGA芯片进行硬件改进设计并结合相应的软件功能配置共同实现,通过在FPGA芯片内加入单独的观测硬件电路并基于观测硬件电路的布局位置作为对信号的约束条件来生成配置码流,可以在用户电路的运行过程中,使用观测硬件电路而非可编程逻辑资源实现对待观测信号及其对应的参考信号的在线对比观测,从而确定待观测信号的相对行为,以满足相应的观测需要,可以保证稳定实现观测目标。
  • 一种提高FPGA用户设计安全性的方法-202110954442.X
  • 单悦尔;闫华;张艳飞;何小飞 - 无锡中微亿芯有限公司
  • 2021-08-19 - 2023-08-18 - G06F30/34
  • 本发明公开了一种提高FPGA用户设计安全性的方法,涉及FPGA技术领域,该方法通过修改进入FPGA的加密码流或者FPGA输出的内容,使得进入FPGA的加密码流中的对应于起始地址的第一内容与起始地址的加密字不同,或者,FPGA输出的对应于起始地址的第二内容与起始地址的明码不同,从而使得第一内容和第二内容无法形成起始地址的明码与加密码的对应关系,可以在实现输出起始地址的内容的基础上,避免起始地址的全部明码和全部加密码同时在FPGA外显现,从而避免形成破解加密码流的漏洞,提高了用户设计的安全性。
  • 可实现不同配置应用过程间数据传递的FPGA-202110954457.6
  • 单悦尔;徐彦峰;陈波寅;井站 - 无锡中微亿芯有限公司
  • 2021-08-19 - 2023-08-18 - G06F30/34
  • 本发明公开了一种可实现不同配置应用过程间数据传递的FPGA,涉及FPGA技术领域,该FPGA内部包括硬件存储器,硬件存储器的写端口和读端口分别通过绕线路径连接可编程逻辑资源,硬件存储器中的数据在可编程逻辑资源的非正常运行阶段保持不变,利用该硬件存储器可以将一个配置应用过程中的用户设计产生的运行数据传递给之后的配置应用过程中的用户设计在运行时使用,拓展了FPGA的功能,可以满足多种不同场景下的应用需要。
  • 一种应用于低功耗芯片设计的四相锁存异步握手电路-202310626506.2
  • 刘政林;廖铖伟;黎振豪;李迪航;张婵婵 - 华中科技大学
  • 2023-05-31 - 2023-08-11 - G06F30/34
  • 本发明公开了一种应用于低功耗芯片设计的四相锁存异步握手单元,该单元可以在握手中产生局部时钟信号来控制锁存器的开启与关闭,以解决当下集成电路因为时钟树所带来的控制难题与功耗问题。本发明使用锁存器作为存储单元,且该握手单元在不存在触发器的同时还解决了竞争冒险问题,因此使用该握手单元设计出来的电路普遍具有稳定性高,面积小,功耗低的优点。此外,本发明还提供了一种基于传统同步EDA工具的通用开发流程,减小了基于该异步握手单元所实现电路的开发难度。
  • 一种FPGA配置电路架构、配置方法、存储介质和电子设备-202310490283.1
  • 陈礴远;陈柱佳;韦援丰 - 中科亿海微电子科技(苏州)有限公司
  • 2023-05-04 - 2023-08-11 - G06F30/34
  • 本发明提供了一种FPGA配置电路架构,包括:配置控制器、动态重配控制模块、配置电路和芯核,所述芯核包括阵列排布的功能模块;其中,配置控制器,用于提供配置信息和控制信号;动态重配控制模块,用于接收所述控制信号并传输至所述配置电路;配置电路,用于接收所述配置信息和所述控制信号,并将所述配置信息传输至芯核,所述控制信号用于选择部分功能模块进行配置;芯核,用于部分功能模块根据所述配置信息实现预定功能。通过优化配置资源的调用过程,加快了配置速度,节省了配置电路能耗。本发明还提供了一种配置方法、存储介质和电子设备。
  • 一种基于FPGA的安全计算机冗余同步驱动设计方法-202310330965.6
  • 孙路;陈文超 - 上海柏飞电子科技有限公司
  • 2023-03-30 - 2023-08-08 - G06F30/34
  • 本发明公开了一种基于FPGA的安全计算机冗余同步驱动设计方法,包括以下步骤:FPGA1、FPGA2接收上位机第一中央处理器、第二中央处理器下发的数据信息并解码,构成冗余通讯架构;系统将第一中央处理器、第二中央处理器同步,第一中央处理器将驱动信息进行编码后通过TSN通信协议传送给FPGA1。本发明通过两片电路设备负责同步驱动,对于任一FPGA1、FPGA2来说,当在τ1时间段内没接收到预驱动信号因子信号,说明FPGA1、FPGA2没接收到同步的驱动命令,则进入报警状态,放弃该次驱动命令;当在τ1时间段内接收到预驱动信号因子,则进入驱动状态,在驱动状态则输出驱动动作,该方案解决了非同源时钟下,同步驱动问题,也巧妙监控了两片中央处理器下发的驱动命令是否同步。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top