[发明专利]数据存取方法以及系统在审

专利信息
申请号: 202011546234.8 申请日: 2020-12-23
公开(公告)号: CN114661651A 公开(公告)日: 2022-06-24
发明(设计)人: 范姜炯熙 申请(专利权)人: 富泰华工业(深圳)有限公司;鸿海精密工业股份有限公司
主分类号: G06F15/173 分类号: G06F15/173;G06F15/78;G06F13/28
代理公司: 深圳市赛恩倍吉知识产权代理有限公司 44334 代理人: 许春晓
地址: 518109 广东省深圳市龙华新区观澜街道大三*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供一种数据存取方法以及系统,所述方法应用于数据存取系统,数据存取系统包括片上系统和存储介质,片上系统包括至少两个处理器和每个处理器的DMA控制器、仲裁器及内存控制器,方法包括:处理器发送请求信息,请求信息包括操作类型和地址,操作类型包括读取操作或写入操作,当请求信息为本地访问时,处理器根据地址通过其对应的仲裁器及内存控制器对存储介质进行读取操作或写入操作,以完成处理器的本地内存访问,当请求信息为非本地内存访问时,处理器根据地址通过其对应的仲裁器、内存控制器及DMA控制器对存储介质进行读取操作或写入操作,以完成处理器的非本地内存访问。可以缩短数据搬移时间,提高数据存取效率。
搜索关键词: 数据 存取 方法 以及 系统
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富泰华工业(深圳)有限公司;鸿海精密工业股份有限公司,未经富泰华工业(深圳)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011546234.8/,转载请声明来源钻瓜专利网。

同类专利
  • 可切换拓扑机器-201780059323.X
  • W·J·布泰拉;S·C·小斯蒂利;R·J·迪施勒 - 英特尔公司
  • 2017-10-24 - 2023-10-27 - G06F15/173
  • 实施例涉及包括管芯上的多个处理器分片的计算设备,该多个处理器分片可以具有多个可切换拓扑。计算设备的拓扑可以包括一个或多个虚拟电路。虚拟电路可以包括多个处理器分片。拓扑的虚拟电路的处理器分片可以包括配置向量,以控制处理器分片与相邻处理器分片之间的连接。计算设备的第一拓扑可以对应于程序的计算的第一阶段,并且计算设备的第二拓扑可以对应于程序的计算的第二阶段。可以描述和/或要求保护其他实施例。
  • 边缘异构系统间通信方法及使用该方法的边缘异构系统-202310922532.X
  • 廖俊平 - 南京瀚元科技有限公司
  • 2023-07-26 - 2023-10-24 - G06F15/173
  • 本发明通信技术领域,具体涉及边缘异构系统间通信方法及使用该方法的边缘异构系统。在异构系统中使了一种中断加专用共享内存的方式完成了异构系统中的大量数据交互,系统双方都在中断中完成对数据接收,而将数据的处理放到中断外。将中断内处理的内容减少到最低,以减低双方系统的中断延迟,依靠核间通信的异构系统降低了临界资源访问时长和频度,提升了系统的实时性,满足系统的高实时性的要求;同时基于这种高效的通信方式,将无法人机双向交互的裸核系统的交互系统统一到OS系统。减少了裸核系统开发shell导致资源开销增大,实时性降低的问题;这样极大的方便了裸核系统的调试开发手段,以及提升了系统的运维能力,保持了裸核系统的高实时性。
  • 一种连接信号分组方法-202310822151.4
  • 邵中尉;张吉锋;周思远 - 上海思尔芯技术股份有限公司
  • 2023-07-05 - 2023-10-24 - G06F15/173
  • 本发明公开了一种连接信号分组方法,包括:将电路中所有FPGA之间的连接信号根据FPGA之间的交互作用进行两两分对,其中,每一对FPGA中包括在当前对FPGA之间进行交互的所有连接信号;根据每个连接信号的驱动节点所处FPGA的位置进行连接信号的方向分类,将每一对FPGA之间的所有连接信号分为不同传输方向的两类;利用贪婪选择法分别对每一对FPGA中相同方向的连接信号进行分组,使得分组后的每一组连接信号能够共用一根物理连线。本发明利用贪婪选择法实现信号分组,能够针对FPGA内die的任意拓扑结构场景实现连接信号的合理分组,减少因分组引起的信号延时大小,且信号的时序性能更好。
  • 数据传输方法、装置、电子设备及计算机可读存储介质-202311189696.2
  • 徐小海;袁尧;靳慧杰;于永庆 - 湖北芯擎科技有限公司
  • 2023-09-15 - 2023-10-24 - G06F15/173
  • 本申请实施例公开了一种数据传输方法、装置、电子设备及计算机可读存储介质,应用于多域系统级芯片SOC中。该方法包括:接收第一域向第二域进行第一通信数据的第一传输指令;多域系统级芯片SOC包括所述第一域和所述第二域;根据所述第一域的虚拟网络接口将所述第一通信数据写入至所述多域系统级芯片SOC的共享内存中;开启所述第二域的高精度定时器;根据所述第二域的高精度定时器对写入至所述共享内存中的第一通信数据进行轮询读取;根据所述第二域的虚拟网络接口将轮询读取的第一通信数据传输至所述第二域中,进而可以在多域系统级芯片SOC缺少内部以太网模块IP的情况前提下,高效的进行跨域之间的网络通信,减轻了CPU的负荷。
  • 一种基于混合互连架构的众核处理器-201910344889.8
  • 余宁梅;马文恒;王萌;靳鑫;盛启隆;孙嘉鸿 - 西安理工大学
  • 2019-04-26 - 2023-10-24 - G06F15/173
  • 本发明公开了一种基于混合互连架构的众核处理器,包括若干个核心,若干个核心连接构成横纵网络,每个核心通过传输路由与该核心在横纵网络中相邻的其它核心连接进行横向或纵向数据传输,用以高效实现网络通讯,每个核心还分别与该核心在横纵网络中相邻的其它核心直接连接进行数据传输,用以加速数据传输。本发明一种基于混合互连架构的众核处理器,能够实现众核处理器中所有核心的数据缓存全局共享,并能够将不同核心间的数据实现交互用以减少网络冗余。
  • 3D数据处理单元中的空间分布-202280015941.5
  • J·达斯蒂达 - 赛灵思公司
  • 2022-02-17 - 2023-10-20 - G06F15/173
  • 本文中的实施方案描述了使用多个层将计算、存储或网络功能件空间地分布在三个维度中的3D SmartNIC。即,与可以在2D中执行加速功能件的当前SmartNIC不同,3D Smart可以跨多个堆叠层分布这些功能件,其中每个层可以与其他层直接或间接地通信。
  • 用于有效存储器屏障的推测性远程存储器操作跟踪-202310201258.7
  • R·H·M·汪;D·巴塔查里亚;M·A·帕克;W·A·甘地 - 辉达公司
  • 2023-02-27 - 2023-10-20 - G06F15/173
  • 本公开涉及用于有效存储器屏障的推测性远程存储器操作跟踪。各种实施例包括用于在多处理器计算系统中执行推测性远程存储器操作跟踪的技术。常规上,计算系统的处理器和其他组件之间的数据传输需要存储器同步操作,以在数据从目的地传输到请求源之前确定数据是有效的和一致的。随着计算系统中组件数量的增加,用于执行这些存储器同步操作的现有技术越来越低效,特别是对于远程存储器操作。所公开的技术跟踪远程存储器操作并推测性地执行这些存储器同步操作。结果,给定的存储器同步操作通常在相应的远程存储器操作到达目的地之前完成,导致复杂计算系统中远程存储器操作的效率和性能的提高。
  • 拓扑结构的识别装置及服务器-202311169400.0
  • 陈重佑;高名铎 - 苏州浪潮智能科技有限公司
  • 2023-09-12 - 2023-10-20 - G06F15/173
  • 本发明涉及PCIe拓扑结构技术领域,公开了拓扑结构的识别装置及服务器,该识别装置包括:第一开关电路,被配置为与第一交换机的级联接口相连,第二开关电路,被配置为与第二交换机的切换接口相连;第一扩展电路,被配置为与第一处理器的接口相连,第二扩展电路,被配置为与第二处理器的接口相连;第一开关电路与切换接口相连、或不与切换接口相连时,第一开关电路分别输出不同的电平状态;第二开关电路与第一扩展电路相连、或与第二扩展电路相连时,第二开关电路分别输出不同的电平状态。本发明利用两个开关电路的电平状态,即可方便快速地确定当前拓扑结构的模式,可以节省人力资源以及时间成本的消耗。
  • 数据处理方法、装置、设备及存储介质-202311141816.1
  • 刘伟;沈艳梅;宿栋栋 - 苏州浪潮智能科技有限公司
  • 2023-09-06 - 2023-10-13 - G06F15/173
  • 本发明涉及计算机技术领域,公开了一种数据处理方法、装置、设备及存储介质,应用于计算服务器,包括:通过计算服务器向计算设备下发目标计算任务,目标计算任务中包括待计算源数据的资源占用信息及远程直接地址访问请求;接收计算设备基于目标计算任务上报的反馈信息,反馈信息包括用于存储待计算源数据的第一存储地址以及用于存储计算结果数据的第二存储地址;基于反馈信息将待计算源数据存储于第一存储地址中,以使计算设备基于待计算源数据进行数据计算;当接收到计算设备基于待计算源数据所上报的计算完成信息时,从第二存储地址中读取计算结果数据;本发明可以可减少类似数据拷贝的操作,大幅提高数据传输效率。
  • 基于AXI协议的传输信息匹配方法、装置、芯片及介质-202310523693.1
  • 崔昭华 - 太初(无锡)电子科技有限公司
  • 2023-05-10 - 2023-10-13 - G06F15/173
  • 本发明公开了基于AXI协议的传输信息匹配方法、装置、芯片及介质,包括:在主节点与从节点进行写传输的过程中,通过主节点将AXI ID写入至写数据通道的预设位置中;通过从节点根据写数据通道的预设位置获取AXI ID,并根据AXI ID对主节点与从节点分别对应的传输信息进行匹配;在主节点与从节点进行读传输的过程中,通过主节点将读地址通道信号进行合并得到传输标识符,并将传输标识符发送至从节点;通过从节点接收传输标识符,并根据传输标识符对主节点与从节点分别对应的传输信息进行匹配。本发明实施例的技术方案可以降低主从节点传输信息匹配过程的复杂度,提高传输信息匹配效率。
  • 用于多路CPU架构的报文处理方法、装置及设备-202310932689.0
  • 孙军伟;任红军;秦德楼 - 杭州迪普科技股份有限公司
  • 2023-07-26 - 2023-10-10 - G06F15/173
  • 本公开涉及一种用于多路CPU架构的报文处理方法、装置及设备。该方法包括:报文处理设备获取待处理的正向报文,所述报文处理设备为多路CPU架构;所述正向报文通过报文处理设备中多路CPU中的一个CPU对应的网卡接口输入到所述CPU;所述CPU对所述正向报文进行数据业务处理,生成处理结果;根据处理结果和接口对应关系表确定正向报文传输路径;将数据业务处理之后的正向报文通过所述正向报文传输路径发送出去。本申请涉及的用于多路CPU架构的报文处理方法、装置及设备,能够显著减少报文跨芯片发出去情况,显著减少硬件内存存取时跨CPU网卡节点访问情况,提升报文处理速度和效率。
  • 桥接电路、桥接电路集成装置及硅基板-202320412684.0
  • 许荣峰;林哲民 - 深圳市奇普乐芯片技术有限公司
  • 2023-02-24 - 2023-10-10 - G06F15/173
  • 本申请公开了一种桥接电路、桥接电路集成装置及硅基板,电路包括:第一信号接口模块、信号处理模块、Banyan网络模块和第二信号接口模块;第一信号接口模块,用于接收第一芯片的输入信号;信号处理模块,与第一信号接口模块电连接,用于接收输入信号,对输入信号进行处理,得到处理后的输入信号,并通过预设通道将处理后的输入信号传输至Banyan网络模块;Banyan网络模块,与信号处理模块电连接,用于接收处理后的输入信号,并通过预设的Banyan网络通道将处理后的输入信号传输至第二信号接口模块;第二信号接口模块,与Banyan网络模块电连接,用于将处理后的输入信号传输至第二芯片,以实现第一芯片与第二芯片间的通信。本实用新型可支持多种场景使用,灵活度高。
  • 一种数据处理方法、装置及存储介质-201910962889.4
  • 王东;贺伟;朱彬 - 苏州盛科通信股份有限公司
  • 2019-10-11 - 2023-10-03 - G06F15/173
  • 本申请公开了一种数据处理方法,包括:接收包含至少一个第二数据的第一数据;将所述至少一个第二数据传输至至少一个第一数据传输通道;根据印刷电路板的链路交叉信息,将所述至少一条第一数据传输通道的数据发送至对应的数据传输链路;基于至少一个端口分别接收至少一个第三数据;根据所述第三数据的通道标识和链路标识,将所述至少一个第三数据发送至对应的数据重组链路。本申请还公开了一种数据处理的装置及存储介质;通过本申请实施例,使得在芯片的印刷电路板存在链路交叉的情况下,保证物理链路端口与数据传输链路一一对应。
  • 硬件计算模块、设备、方法、电子设备及存储介质-202310914809.4
  • 王彦伟;李仁刚;阚宏伟;樊嘉恒;黄宬;刘钧锴 - 苏州浪潮智能科技有限公司
  • 2023-07-25 - 2023-10-03 - G06F15/173
  • 本发明提供一种硬件计算模块、设备、方法、电子设备及存储介质,涉及数据处理技术领域,该硬件计算模块包括远程直接内存访问网卡和内核单元,其中:所述远程直接内存访问网卡,用于获取远端服务器发送的待处理数据,并将所述待处理数据发送至第一内存中进行存储,其中,所述第一内存为所述硬件计算模块中的内存,所述待处理数据是根据主机服务器的当前计算任务确定的;所述内核单元,用于对所述第一内存中的所述待处理数据进行数据计算处理,并将数据计算处理结果发送至所述第一内存中进行存储,以供所述主机服务器从所述第一内存中获取所述数据计算处理结果。本发明减少了输入数据的导入路径,提高了数据处理效率。
  • 基于多分区的FC设备DMA通信方法-202310780267.6
  • 马文林;李军;何逸君;张国奇 - 南京全信传输科技股份有限公司
  • 2023-06-28 - 2023-09-29 - G06F15/173
  • 本发明提供一种基于多分区的FC设备DMA通信方法,在目标缓存分区内建立接收方向以及发送方向的缓存区,缓存区与对端设备之间经由FPGA实现数据传输。在发送方向,发送方向的缓存区中配置多个不同优先级的缓存队列,每个分区依据不同的优先级将待发送的数据放到缓存队列中,FPGA的DMA读控制子模块进行DMA读操作,使缓存队列中对应的数据进入FPGA,按照优先级依次处理后通过FC_MAC模块发送到对端设备;在接收方向,数据进入到FPGA后通过FC_MAC模块完成帧的构建,然后进行帧的解析后,流入DMA写控制模块按优先级处理后进行DMA写操作,将数据送到接收方向缓存区的对应的优先级队列并将块信息链入目的分区中,通过中断通知或者由分区自主处理,完成接收方向数据传输。
  • 针对用户空间分组处理的高效队列存取-202210404165.X
  • M.齐尔金 - 红帽公司
  • 2022-04-18 - 2023-09-29 - G06F15/173
  • 本公开涉及针对用户空间分组处理的高效队列存取。一种示例方法可以包括:确定与第一输入/输出(I/O)队列处置线程相关联的抢占标志是否等于指示对所述第一I/O队列处置线程的抢占即将发生的第一值,其中所述第一I/O队列处置线程正在第一处理器上执行,所述第一I/O队列处置线程与一个或多个队列标识符的第一集合相关联,并且每个队列标识符标识正由所述第一I/O队列处置线程处置的队列;以及响应于确定所述抢占标志等于所述第一值,将一个或多个队列标识符的所述第一集合转移到正在第二处理器上执行的第二I/O队列处置线程。转移队列标识符的所述第一集合可以包括从所述第一集合中移除所述一个或多个队列标识符。
  • 使用指派的共同行动者标识符来评估访问请求-202280011704.1
  • 乔治·陈·凯迪 - 贝宝公司
  • 2022-01-13 - 2023-09-29 - G06F15/173
  • 论述了用于使用包括多个日志条目的访问请求的日志来对向计算机系统提出的访问请求进行分组的技术,所述多个日志条目包括(a)相应访问请求的多个流量指标和/或(b)提出了相应访问请求的各远程计算机系统的多个身份指标。使用可用来根据流量和/或身份指标对日志条目分组的多个网络分析规则来分析多个日志条目。基于该分析,识别多个日志条目群组,并且每个日志条目群组被指派相应的共同行动者标识符(共同行动者ID)。将使用一个或多个指派的共同行动者ID来确定是否准予特定访问请求。
  • 一种基于AXI协议的请求响应方法、装置、系统及介质-202310686691.4
  • 强鹏;刘蕊丽 - 太初(无锡)电子科技有限公司
  • 2023-06-12 - 2023-09-29 - G06F15/173
  • 本发明提供一种基于AXI协议的请求响应方法、装置、系统及介质,涉及通信协议领域,该方法包括:向从机发送携带有缓冲位标记的当前请求,缓冲位标记用于表征当前请求对接收实际响应的要求;根据当前请求中的缓冲位标记,判断当前请求是否需要接收实际响应;若当前请求需要接收实际响应,则在接收到从机返回的实际响应后继续发送下一请求;若当前请求不需要接收实际响应,则在发送当前请求后继续发送下一请求。通过本发明提供的基于AXI协议的请求响应方法,主机根据缓冲位标记判断是否需要接收实际响应,确定发送下一请求的时机,在不需要接收实际响应时,发送该请求后继续发送下一请求,减少等待从机响应的时间消耗,提高请求传输的效率。
  • 一种对基于AXI协议乱序响应的重排序方法及系统-202310679591.9
  • 强鹏;刘蕊丽 - 太初(无锡)电子科技有限公司
  • 2023-06-09 - 2023-09-29 - G06F15/173
  • 本发明公开了一种对基于AXI协议乱序响应的重排序方法及系统,应用于AXI协议的主设备,方法包括:向目标从设备发起多个读请求,读请求包括:读请求的地址、读请求的数据长度以及读请求的ID编号;接收目标从设备返回的读响应数据;当读响应为乱序响应时,利用重排序电路对乱序响应进行重排序处理,重排序电路包括:编号缓存和重排序数据缓存,编号缓存用来存储不同读请求的ID编号,重排序数据缓存用于存储对应ID编号的响应数据。通过本发明提供的方法及系统,能够使得主设备具备对乱序响应进行重排序的能力,最大限度保证了传输的效率和并行性,在保证主设备接收数据正确性的同时节省了整个系统的资源消耗,提高了系统的运行带宽。
  • 片上网络系统及其控制方法-202310855961.X
  • 朱海杰 - 上海芯高峰微电子有限公司
  • 2023-07-12 - 2023-09-29 - G06F15/173
  • 本公开实施例公开了一种片上网络系统及其控制方法,包括:第一网络层和第二网络层;其中,第一网络层,包括:路由节点阵列、处理节点阵列和缓存一致性节点阵列,其中,路由节点阵列中的每一个路由节点分别与处理节点阵列中的对应的一个处理节点以及缓存一致性节点阵列中对应的一个缓存一致性节点连接;路由节点,用于转发处理节点的通信事务请求到缓存一致性节点或其他路由节点对应的缓存一致性节点;第二网络层,与第一网络层通过键合层连接,包括缓存节点阵列,缓存节点阵列中的缓存节点与缓存一致性节点阵列中的一个缓存一致性节点通过键合层中的键合触点连接;缓存一致性节点,用于响应于通信事务请求访问缓存节点。
  • 一种实现点对点跨区域NAS的系统-202310387369.1
  • 黄艺海;甘晨;林煌;陈炯 - 杭州前云数据技术有限公司
  • 2023-04-12 - 2023-09-26 - G06F15/173
  • 本发明涉及一种实现点对点跨区域NAS的系统和数据处理方法。NAS系统包括跨区域存储系统和带反馈并行日志系统,跨区域存储系统包括设置在每个区域独立的存储服务器,带反馈并行日志系统包括设置在每个区域独立的带存储节点状态反馈的并行日志服务器;每个区域在这个并行日志服务器上独立记录各种元数据和操作,然后使用存储服务器来存储数据,同时存储服务器还在多个区域间进行并行日志的交换,以及数据和元数据同步。数据处理方法包括异步跨区域并行日志数据块的合并同步和修正的方法,最终并行日志只读版本发布和各区域只读并行日志持久化并反馈给元数据沙箱系统。本发明实现可以跨区域高效稳定地数据共享,同时又兼具安全性和稳定性。
  • 一种SoC集群及分布式计算方法-202310770466.9
  • 李斌 - 李斌
  • 2023-06-27 - 2023-09-22 - G06F15/173
  • 本申请公开了一种SoC集群及分布式计算方法,解决了如何将神经网络模型分拆到多个SoC上并高效运行的问题。一种SoC集群,包含多个SoC及连接其的以太网和控制器。所述SoC包含计算单元和网络通信单元,用于分布式计算及端到端通信。所述以太网,用于承载SoC间的点到点和集体通信,SoC通过内置的网络通信单元直接连接以太网。所述控制器,用于感知SoC剩余算力和内存,以及以太网剩余带宽。根据每个SoC能提供的算力和内存,以太网连接的带宽,计算任务对算力、内存和带宽的需求,对计算任务进行分解。在分布式计算过程中对SoC和以太网进行流量控制。本申请简化了分布式计算系统的体系结构,仅由SoC、以太网和控制器组成,提高分布式计算系统的效率。
  • 一种存算一体智能计算架构高并行通信规划方法-202310743826.6
  • 姜书艳;曹文旭;黄乐天 - 电子科技大学长三角研究院(湖州)
  • 2023-06-21 - 2023-09-22 - G06F15/173
  • 本发明公开了一种存算一体智能计算架构高并行通信规划方法,是立足于卷积神经网络中的数据拼接造成局部带宽压力、可能形成通信瓶颈的问题,利用卷积神经网络中级联层之间的输入输出通道一一对应的规律,在某个输出通道切片和它对应的后续卷积层的服务集之间建立独立的通信连接,使得对于包含有N个输出通道切片的卷积层,能够与后续卷积层构建出N个并行的通信连接而不再需要任何形式的数据拼接,从而释放了由数据拼接引入的带宽压力,消除了通信瓶颈隐患。
  • 数据传输、缓冲方法及数据传输、缓冲设备-202310900056.1
  • 师向群;文光俊;范康;鲁宝儒 - 电子科技大学中山学院
  • 2023-07-20 - 2023-09-22 - G06F15/173
  • 本申请提供了一种数据传输、缓冲方法及数据传输、缓冲设备,其中,该方法应用于数据传输设备,数据传输设备包括:数据产生端接口、第一内存访问控制器、存储器、第二内存访问控制器、数据接收端接口模块及总线,方法包括:第一内存访问控制器和第二内存控制器分别根据第一传输信息和第二传输信息确定第一目标传输方式和第二目标传输方式,根据对应目标传输方式,将数据在数据接收端接口模块和数据产生端接口之间通过存储器中的至少一个缓存传输。本申请中分别通过存储器中至少一个缓存传输数据接收端接口模块和数据产生端接口之间的数据,从而在占用少量存储空间的情况下提高工作效率。
  • 一种基于异构多核系统任务映射技术的可编程映射单元-202310776114.4
  • 倪伟;曾树铭;孔令超;张多利 - 合肥工业大学
  • 2023-06-27 - 2023-09-19 - G06F15/173
  • 本发明公开了一种基于异构多核系统任务映射技术的可编程映射单元,可编程映射单元设置在多核系统上,可编程映射单元与多核系统的主控制器耦合工作,可编程映射单元获取多核系统各个计算单元的状态信息,可编程映射单元为主控制器提供任务到计算单元的映射服务,其特征在于,可编程映射单元包括:映射请求输入队列,片上网络布局模块,功能编码布局模块,重排序模块,映射结果输出队列和计算单元状态检查模块;可编程映射单元接收前序映射标识和后继映射标识,经过匹配映射后将特定计算单元的网络坐标作为映射结果输出。
  • 一种基于处理器阵列的片间同步及通信方法-202310736506.8
  • 李含星;肖博 - 西安乾景防务技术有限公司
  • 2023-06-21 - 2023-09-19 - G06F15/173
  • 本发明属于处理器片间通信技术领域,涉及一种基于处理器阵列的片间同步及通信方法,通过根据处理器在阵列中的工作状态将处理器分组以及建立阵列中片间通信网络,阵列间可通过主控单元发起通信并管理各个子模块,主控单元监视阵列中的在线单元并记录状态日志,组织阵列间处理器以不同模式通信;本发明可以实现在较为复杂的相控阵系统中,提供一个统一且便捷的通信及管理方法,使得整个系统的同步流程可以轻松管理,因而避免了芯片资源浪费、减少了额外增加成本。
  • 一种支持PCI-E弱序请求乱序发射的装置-202310654508.2
  • 班冬松;王锦涵;颜世云;尹飞;田桂兰 - 上海高性能集成电路设计中心
  • 2023-06-05 - 2023-09-19 - G06F15/173
  • 本发明涉及一种支持PCI‑E弱序请求乱序发射的装置,包括:判断逻辑器,用于判断收到的请求是强序请求还是弱序请求;请求寄存器,用于采用队列的形式存储不满足发射条件的强序请求;译码逻辑器,用于对发出的请求和收到的响应进行解析,确定需要进行操作的计数器;计数器,所述计数器的数目与请求寄存器中的队列数目相同,用于记录已发射请求的数目;判断逻辑器在判断出收到的请求为弱序请求时,直接将弱序请求发往片上网络,在判断出收到的请求为强序请求时,请求寄存器以队列方式保存强序请求,当强序请求处于请求寄存器中的队列头,且对应的计数器的值为零时,强序请求满足发射条件,将强序请求发往片上网络。本发明能够减少硬件资源。
  • 网络节点中的近数据处理(NDP)-202180087335.X
  • 王勇;西奥多罗斯·格孔图瓦斯;雷晖;唐洪亮;吴宁 - 华为技术有限公司
  • 2021-01-26 - 2023-09-15 - G06F15/173
  • 在一些实现方式中,存储节点从网络架构的计算节点接收数据处理指令。所述存储节点在所述数据处理指令内检测无回路有向图(directed acyclic graph,DAG)。所述DAG包括根据执行布置在所述DAG内的多个数据处理操作。所述数据处理操作还包括与自定义函数(user‑defined function,UDF)相关联的UDF信息。所述存储节点可以基于所述多个数据处理操作内的对象密钥信息从所述分布式存储节点的对象存储中检索第一数据对象。所述存储节点可以使用检索到的第一数据对象执行所述多个数据处理操作,以生成DAG执行结果,所述多个数据处理操作的所述执行基于所述执行顺序。所述存储节点可以响应于所述数据处理指令,将所述DAG执行结果传达到所述计算节点。
  • 一种访问远端资源的系统及方法-202180091402.5
  • 程传宁;程中武;石伟 - 华为技术有限公司
  • 2021-02-09 - 2023-09-12 - G06F15/173
  • 本申请提供一种访问远端资源的系统及方法,该系统包括本地节点以及远端节点;本地节点用于:确定访问资源请求,访问资源请求包含访问资源操作以及访问资源操作指向的本地节点的地址;确定对应的远端节点的地址;将操作报文发送给远端节点,操作报文包含访问资源操作和远端节点的地址;接收远端节点发送的操作结果报文,根据操作结果报文确定操作结果;远端节点用于:接收操作报文;执行访问资源操作得到操作结果,并将操作结果报文发送给本地节点。利用本申请提供的系统及方法,能够通过下发的访问资源请求的方式来直接快速的访问远端节点上的内存、硬盘以及其他资源,从而避免访问延时较大、过程较繁琐以及处理效率较低的问题。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top