[发明专利]一种基于多比特近似加法器的双电压动态配置硬件电路结构在审
| 申请号： | 202011546043.1 | 申请日： | 2020-12-24 |
| 公开（公告）号： | CN112596698A | 公开（公告）日： | 2021-04-02 |
| 发明（设计）人： | 刘波;丁小灵;王学涛;薛安丰;蔡浩;杨军;时龙兴 | 申请（专利权）人： | 东南大学 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 熊玉玮 |
| 地址： | 210096 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种基于多比特近似加法器的双电压动态配置硬件电路结构，属于计算、推算或计数的技术领域。该硬件电路结构包括：输入要素获取模块，近似位宽配置模块，双电源电压动态配置模块，错误检测模块。具体实现为：首先针对所需配置的系统获取其可容忍误差和输入数据位宽，对多比特近似加法器进行近似位宽配置，在动态调整近似位宽的过程中与系统可容忍误差比较，使近似加法器在满足系统误差要求的情况下配置最大近似位宽，达到降低功耗的目标。然后基于所配置的近似位宽对近似计算部分的电源电压进行调整，通过降低近似计算部分电源电压可以有效降低功耗，并且在电源电压动态调节的过程中不断进行错误检测从而保证正确性。 | ||
| 搜索关键词： | 一种 基于 比特 近似 加法器 电压 动态 配置 硬件 电路 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011546043.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于隐私保护的数据相减运算方法-202311011195.5
- 冯黎明;叶青波;邹继鹏;陈昕;吴凡;刘文博 - 蓝象智联（杭州）科技有限公司
- 2023-08-11 - 2023-10-20 - G06F7/50
- 本发明公开了一种基于隐私保护的数据相减运算方法。它包括以下步骤：结果接收方生成公钥pk、私钥sk，将公钥pk发送给第一数据方、第二数据方、计算方；第一数据方、第二数据方分别将数据向量x
- 数据处理器、方法、芯片及电子设备-201911349822.X
- 请求不公布姓名 - 上海寒武纪信息科技有限公司
- 2019-09-24 - 2023-10-13 - G06F7/50
- 本申请提供一种数据处理器、方法、芯片及电子设备，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，所述第一乘法运算电路包括第一修正编码处理支路、第一部分积选择支路以及第一修正压缩子电路，所述第二乘法运算电路包括第二修正编码处理支路、第二部分积选择支路以及第二修正压缩子电路，该数据处理器能够对接收到数据进行正则有符号数编码处理，使得获取的有效部分积的数目较少，降低了数据处理器实现乘法运算或乘累加运算的复杂性。
- 一种基于Wallace树的多输入移位求和累加器-202111337903.5
- 常亮;竹子轩;李成龙;林水生;周军 - 电子科技大学
- 2021-11-10 - 2023-10-13 - G06F7/50
- 本发明属于智能处理器技术领域，具体提供一种基于Wallace树的多输入移位求和累加器，包括：异或门阵列、初始进位向量生成模块、Wallace压缩树、4‑2压缩器、累加寄存器及加法器；本发明通过异或门阵列和初始进位向量生成模块将原码和减法操作一次性转换为补码加法用于Wallace树，提供对多数据格式和加减法的原生支持，节省硬件开销；再基于4‑2压缩器与累加寄存器实现累加，4‑2压缩器将Wallace树的2个输出值与累加寄存器中存储值进行压缩得到2个中间结果、并输出至累加寄存器中更新存储值，节省了对Wallace树结果求和的进位链开销，同时在累加寄存器前移除了全加器进位链，极大地方便了流水线的设计，有利于提高时钟频率和累加效率。
- 一种基于基尼回归的信号检测与估计电路及方法-201910400843.3
- 郑洁玲;陈昌润;徐维超 - 广东工业大学
- 2019-05-15 - 2023-10-13 - G06F7/50
- 本发明公开了一种基于基尼回归的信号检测与估计方法，包括下述步骤：(1)将信号x
- 人工智能芯片检测计算方法-202311061722.3
- 李慧清 - 北京怀美科技有限公司
- 2023-08-23 - 2023-09-22 - G06F7/50
- 本申请提供一种人工智能芯片检测计算方法，在计算阵列内设置多向冗余跳过模块和多个计算单元线，多向冗余跳过模块设置在计算单元线顶层，多向冗余跳过模块包括典型数据存储单元和计数模块，计算单元线包含多个计算单元，典型数据存储单元内预存储有一个或多个典型输入值、典型输入值对应的输入操作及典型输出值；将第一输入数据输入到多向冗余跳过模块，通过将第一输入数据与典型数据存储单元中的数据比对，当两者比对结果符合预设机制，将典型输出值作为计算单元的输出值，计算单元不参与计算，降低了计算单元的计算资源及功耗的功耗，提高计算单元的工作效率。
- 一种电路结构-202111518811.7
- 余康;刘贝贝 - 深圳市紫光同创电子有限公司
- 2021-12-13 - 2023-08-29 - G06F7/50
- 本申请公开了一种电路结构，包括至少两级可配置逻辑单元电路级联，可配置逻辑单元电路包括两个查找表单元：分别有第一至第五输入端，且五个输入端复用输入信号；四个数据选择器：第一数据选择器分别连接第二查找表单元的输出端和可配置逻辑单元电路的第六输入端；第二数据选择器分别连接可配置逻辑单元电路的第六输入端和第七输入端；第三数据选择器分别连接第一数据选择器的输出端、可配置逻辑单元电路的第七输入端以及第一查找表单元的输出端；第四数据选择器分别连接第一查找表单元的输出端、第二查找表单元的输出端以及第二数据选择器的输出端。通过所述可配置逻辑单元电路的输入端实现了一类可编程逻辑器件中整数加法和减法的运算。
- 用于随机计算的多加数加法电路-201810211813.3
- 张健;唐样洋 - 华为技术有限公司
- 2018-03-15 - 2023-08-22 - G06F7/50
- 一种多加数加法电路，用于随机计算中极化表示法下的多加数加法，涉及数字电路领域。多加数加法电路包括缓存电路和计算电路，其中缓存电路用于将待缓存的数据存储至少一个周期并输出；计算电路用于对多个比特流数据和缓存数据进行处理，输出一个比特流数据和待缓存的数据。其中，输出的一个比特流数据为求和数据与缓存数据的和除以缩减系数得到的商的值；输出的待缓存的数据为截止到当前周期的所有求和数据的和除以缩减系数得到的余数，其中求和数据为多个第一比特流数据中值为1的比特流的个数。通过缓存电路来保存每个周期的部分计算结果，提高了多加数加法电路的计算精度。
- 可延展的多位数2
- 王立中 - 芯立嘉集成电路（杭州）有限公司
- 2021-04-14 - 2023-08-11 - G06F7/50
- 本发明提供一种可延展的多位数2
- 一种基于FPGA的大位宽高性能加法器电路-202010029711.7
- 李辉;梁志栋 - 电子科技大学
- 2020-01-13 - 2023-07-21 - G06F7/50
- 本发明公开一种基于FPGA的大位宽高性能加法器电路。本发明由进位产生模块和求和计算模块组成，以充分发挥FPGA快速进位链的优势；进位产生模块采用了进位选择方法，并利用进位压缩结构快速产生进位C
- 一种查找表电路-202211069603.8
- 刘贝贝;王长龙;沈培福;余康;傅启攀;张敏 - 深圳市紫光同创电子有限公司
- 2022-09-01 - 2023-07-18 - G06F7/50
- 本申请属于集成电路技术领域，公开了一种查找表电路。该第一查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入或第七输入、第四输入以及第五输入或第六输入，第一查找表的第一输出端被配置为查找表电路的第一输出，第一查找表的第二输出端和第三输出端分别耦接至进位级联多路复用器的选择端和第一输入端；第二查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入、第四输入或第八输入以及第五输入或进位输入，第二查找表的输出端被配置为查找表电路的第二输出；本申请提供查找表电路的两个五输入查找表的重叠逻辑少，大幅度提高了查找表电路的可配置功能，增加了查找表电路的函数表达能力。
- 预看进位加法器、安全加法器及执行预看进位加法的方法-202211309495.7
- 吴坤益;李钰珊 - 新唐科技股份有限公司
- 2022-10-25 - 2023-07-11 - G06F7/50
- 本发明提供预看进位加法器、安全加法器及执行预看进位加法的方法。第一掩膜单元根据第一掩膜值对第一输入数据执行第一掩膜运算以得到第一已掩膜数据。第二掩膜单元根据第二掩膜值对第二输入数据执行第二掩膜运算以得到第二已掩膜数据。第一互斥或门接收第一和第二掩膜值以提供一变数。半加法器接收第一和第二已掩膜数据，以产生一传播值和一中间产生值。第三掩膜单元根据第三掩膜值对传播值执行第三掩膜运算以得到第三已掩膜数据。预看进位产生器根据进位输入、产生值和传播值而提供一进位输出以及一进位值。第二互斥或门接收第三已掩膜数据以及进位值，以提供一总和输出。本申请能够降低安全加法器的耗电量并减少集成电路的面积，降低制造成本。
- 一种基于超导SFQ逻辑的近似加法器电路及设计方法-202111649535.8
- 黄俊英;范东睿 - 北京中科睿芯科技集团有限公司
- 2021-12-30 - 2023-06-09 - G06F7/50
- 本发明涉及一种基于超导SFQ逻辑的近似加法器电路及设计方法，该近似加法器电路包括：超导SFQ逻辑的与门、第一触发器、第二触发器、异或门以及或门，其均有一个时钟输入端，该时钟输入端产生脉冲信号，与门与第一触发器连接，第一输入和第二输入经过所述与门后，输入到所述第一触发器，经过所述第一触发器得到进位输出，异或门与或门连接，第一输入和第二输入经过所述异或门之后，输出作为所述或门的一个输入，第二触发器与或门连接，第三输入经过第二触发器得到或门的另一个输入，或门的一个输入和或门的另一个输入经过或门得到近似加法器的和。本申请可将近似加法器电路的工作频率提高到几十GHz，功耗降到毫瓦级。
- 多层次分组累加器构建、成员非成员证明方法装置及系统-202210847375.6
- 蒋文保;孙林昆 - 北京信息科技大学
- 2022-07-19 - 2023-06-06 - G06F7/50
- 本发明提供了一种多层次分组累加器构建、成员非成员证明方法装置及系统，其中，多层次分组累加器构建方法，包括：S1服务提供者对当前待累加元素进行分组，分为n组，每组包括任意d个当前待累加元素，得到分组累加元素集合X；S2服务提供者分别计算各组的累加值，得到n个子累加值Acc，如果n≠1，则将子累加值作为当前待累加元素，返回执行S1，如果n＝1，则执行S3；S3服务提供者将n个子累加值作为根累加值RAcc，构建分组累加器包括：每个子累加值和根累加值RAcc。通过根累加值对子累加值的分层分组嵌套，有效降低生成元素成员证据/非成员证据时所需数据的大小，且组内数据无序且组内数据元素身份固定，使得多层次分组累加器更适用于海量数据的场景。
- 一种基于FPGA的CFAR参考单元求和及恒虚警率检测方法及装置-201811115015.7
- 毛茅;刘耿烨;李跃星 - 广州全界通讯科技有限公司
- 2018-09-25 - 2023-06-02 - G06F7/50
- 本发明公开了一种基于FPGA的CFAR参考单元求和及恒虚警率检测方法及装置，本发明通过改进FPGA下的CFAR算法电路，采用技术手段在仅增加少量资源的基础上设置了递归架构的缓存单元，使得递归缓存单元的下级缓存子单元的存储数据为上一级缓存子单元的存储数据与新输入数据之和，并根据新输入数据逐级更新缓存单元中存储的数据，达到了在不需要进行减法运算的前提下，确保参与参考单元求和运算的数据量的效果，从而提高了FPGA下的参考单元数据的求和运算速度。
- 加减切换电路和电子设备-202310063065.X
- 赵明江 - 海的电子科技(苏州)有限公司
- 2023-01-16 - 2023-05-23 - G06F7/50
- 本申请涉及一种结构简单的加减切换电路和具有其的电子设备，即便待加或待减的两个电压信号的电压值是在未知范围内变化的未知值，该加减切换电路也能够得出理想的结果信号。该加减切换电路包括按照规定方式连接配合的运放模块、六个阻值相同的电阻和两个光开关器件。并且，该加减切换电路仅需调整一路控制信号便可进行加法和减法运算的切换。
- 一种存内计算单元和加速方法-202211215424.0
- 张盛;赵越;李政 - 晶铁半导体技术（广东）有限公司
- 2022-09-30 - 2023-05-05 - G06F7/50
- 本发明涉及一种存内计算单元和加速方法，属于存内计算领域。本发明将DNN加速器中的输出存储器和内积累加单元结合，将累加运算放到存储Cell当中，用于解决输出端存在的内存墙问题。存内计算单元包括多个Block，每个Block包括并列的Cell，每个Cell包括状态译码器、预存储存储器、结果存储器、加法器、数据选择器和激活单元；激活单元包括激活函数、自定义多项式和数据选择器。本发明的存内计算单元和加速方法，通过将累加运算放到存储Cell当中，不需要再经过取出累加后再存储的过程，实现对输出的复用，使得运算速度提升和运算功耗降低；采用了把输入数据组和数据地址组的组合输入到存储器再进行寻址计算的方式，进一步提升了运算速度和降低功耗。
- 一种可配置的补码运算装置及计算设备-202211712587.X
- 尚德龙;代悦;乔树山;周玉梅 - 中科南京智能技术研究院
- 2022-12-30 - 2023-04-25 - G06F7/50
- 本发明公开了一种可配置的补码运算装置及计算设备，针对传统的求补电路装置的缺陷，仅采用n个异或门、n个与或门和一个二选一多路选择器进行组合，电路结构简单、功耗较低，且补码转换的运算速度明显高于传统求补电路装置的运算速度。
- 一种基于静态随机存储器内存内减法的电路结构-201910217478.2
- 蔺智挺;陈崇貌;吴秀龙;彭春雨;黎轩;卢文娟;谢军;欧阳春;黎力 - 安徽大学
- 2019-03-21 - 2023-02-03 - G06F7/50
- 本发明公开了一种基于静态随机存储器内存内减法的电路结构，包括整体时序控制模块、行地址译码模块、列地址译码模块、SRAM存储阵列、字线选择模块和输出模块，整体时序控制模块与行地址译码模块、列地址译码模块、字线选择模块和输出模块连接；行地址译码模块与字线选择模块相连；字线选择模块与所述SRAM存储阵列相连；SRAM存储阵列与列地址译码模块以及输出模块相连；在SRAM存储阵列中包括若干SRAM单元，每4个SRAM单元组成4位二进制减法计算单元模块Block4B。该电路结构可以减少传输过程消耗的能量，同时提高了计算时数据的吞吐率，并且不需要将数据读出SRAM，从而能大大降低功耗。
- 一种新型的加法器-202211262873.0
- 陆晓来;管健;张志栋;赵颂华 - 苏州涌现智能科技有限公司
- 2022-10-14 - 2023-01-13 - G06F7/50
- 本发明公开了一种新型的加法器，该新型的加法器包括：第一反相器的输入端作为加法器的第一输入端，第一反相器的输出端连接第一传输门的第三输入端，第一传输门的第一输入端作为加法器的第一输入端，第一传输门的第二输入端作为加法器的第二输入端；第二反相器的输入端作为加法器的第二输入端，第二反相器的输出端连接第二传输门的第二输入端，第二传输门的第三输入端作为加法器的第一输入端，第二传输门的第一输入端连接第一传输门的第三输入端，第一传输门和第二传输门的输出端均连接第三反相器的输入端，第三反相器的输出端连接第三传输门的第三输入端。本发明的加法器功耗减小、面积减小，性能得到提升。
- 一种用于部署深度学习网络的存内计算架构和加速方法-202211214290.0
- 张盛;赵越;李政 - 晶铁半导体技术（广东）有限公司
- 2022-09-30 - 2023-01-10 - G06F7/50
- 本发明涉及一种用于部署深度学习网络的存内计算架构和方法，属于DNN加速器的存内计算领域。存内计算架构包括输入存储器、内积运算单元、存内计算单元和控制模块；控制模块用于基于前置模块的指令信息控制存内架计算架构完成计算任务；输入存储器用于存储参与运算的DNN网络的权重和激活信息；内积运算单元用于将相对应的权重和激活信息进行组合得到部分和；存内计算单元用于将所述部分和进行累加运算，得到最终运算结果。其中存内计算单元是对输出存储器和内积累加的结合，当内积运算单元产生相应的部分和之后，通过存内计算单元完成累加操作，实现对加速器输出的复用，从而解决DNN加速器输出端存在的内存墙问题。
- 数字递推选择常数-202210777078.9
- J·D·布鲁格拉 - ARM有限公司
- 2022-07-04 - 2023-01-03 - G06F7/50
- 一种用于对输入值执行数字递推运算的数据处理装置包括接收器电路系统，该接收器电路系统用于接收该数字递推运算的先前迭代的余数值。比较电路系统将该数字递推运算的该先前迭代的该余数值的最高有效位同与该数字递推运算的结果的下一个数字的可用数字相关联的多个选择常数中的每一个选择常数进行比较，并且基于这些比较输出该数字递推运算的该结果的该下一个数字。这些选择常数中的每一个选择常数与这些可用数字和输入参数中的一者相关联。存储电路系统存储这些选择常数的子集，这些选择常数的该子集从这些选择常数中排除与来自这些可用数字的排除数字相关联的排除的选择常数。
- 一种光加法器、芯片和计算设备-202210993939.7
- 王峰 - 北京比特大陆科技有限公司
- 2022-08-18 - 2022-12-02 - G06F7/50
- 本申请提供一种光加法器、芯片和计算设备。光加法器包括第一加法器和第二加法器。第一加法器被配置为对第一输入信号进行第一加法运算。第一加法器包括第一进位输出层。第一进位输出层被配置为输出第一进位信号。第一进位信号是由第一加法运算得到的。第二加法器被配置为对第一进位信号以及第二输入信号进行第二加法运算。第二加法器包括第二进位输入层。第二进位输入层被配置为接收第一进位信号。第一进位输出层与第二进位输入层在光场中的位置重合。本申请减少了实现芯片中光加法器所需的调制层数量和占用空间，并且有效控制了各加法器的输入信号和输出信号的传播距离。
- 一种应用于ZOOM ADC中的低功耗缩放数字逻辑电路-202211045932.9
- 苑梦;郭春炳;郑基炜;简明朝;张春华;马添福;符业聪;孙博 - 广东工业大学
- 2022-08-30 - 2022-11-25 - G06F7/50
- 本发明公开了一种应用于ZOOM ADC中的N位低功耗缩放数字逻辑电路，包括：缩放数字逻辑电路包括一个反相器和N个全加器Full_adder0、Full_adder1、Full_adder2…Full_adderN‑2、Full_adderN‑1，反相器包括PMOS晶体管PM0和NMOS晶体管NM0；全加器模块包括一个进位输入端口CI，两个数据输入端口A、B，一个输出端口S，一个进位输出端口CO，电源电压VDD，接地电压VSS；N位全加器的数据输入端A构成一个加数AN‑1:0，N位全加器的数据输入端B构成第二个加数BN‑1:0，AN‑1:0用于接收输入信号INN‑1:0；BN‑1:0用于设置加数；1个控制端口C，用于选通电路工作模式，N个全加器的输出端输出N位二进制数字码OUTN‑1:0；电源电压VDD，接地电压VSS。本发明公开的应用于ZOOM ADC中的N位低功耗缩放数字逻辑电路；达到了用简单的电路结构，达到降低功耗、减小版图面积、提高瞬态响应速度的目的。
- 一种数据累加方法、处理器、电子设备及可读介质-202110684941.1
- 孙锦鸿;陈强;钱会丹 - 安谋科技（中国）有限公司
- 2021-06-21 - 2022-11-22 - G06F7/50
- 本申请涉及数据处理领域，公开了一种数据累加方法、处理器、电子设备及可读介质。其中，数据累加方法应用于处理器，处理器包括累加单元、存储器和控制单元；并且方法包括：累加单元将第N‑1轮累加得到的累加数据与第N轮累加所需的第一计算数据进行累加，并将得到的第N轮累加数据存入存储器中；控制单元在存储器获取到第N轮累加数据之后，从存储器获取第N轮累加数据并发送至累加单元；累加单元将接收到的第N轮累加数据与第N+1轮累加所需的第二计算数据进行累加，并将得到的第N+1轮累加数据存入存储器中；本申请提供的数据累加方法能够有效避免计算单元有很长一段时间处于等待状态的情况；能够有效加快计算速度，提高总体计算效率。
- 一种减法电路-202210921915.0
- 乔树山;李润成;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-02 - 2022-10-11 - G06F7/50
- 本发明涉及一种应用于存内计算的减法电路。该减法电路包括：第一传输门、第二传输门、计算电容和钳位电路；第一传输门和第二传输门均与计算电容连接；计算电容与嵌位电路连接。基于这一结构，本发明可以基于第一电平、第二电平和嵌位电平得到电平差值，达到使用较小的面积开销实现两个电压相减的目的，具有结构简单的特点，并且能够降低计算功耗开销，进而能够提高存内计算效率。
- 对数执行硬件高效无偏舍入的方法-202210236334.3
- T·李 - 想象技术有限公司
- 2022-03-10 - 2022-09-20 - G06F7/50
- 本文提供了一种用于对数执行硬件高效无偏舍入的方法和硬件。所述方法包括接收具有第一部分和第二部分的二进制格式的数。第一部分包括所述数的高于舍入点的位，第二部分包括所述数的在舍入点之后的位。所述方法包括将第一量加到所述数以获得第一值。此外，所述方法包括确定控制值的高于舍入点的位是“0”位还是“1”位。所述控制值是所接收到的二进制格式的数或第一值。所述方法还包括：如果控制值的高于舍入点的位是“0”位，则将第二量加到第一值的“b+1”LSB以获得第二值；以及基于所述确定，通过截断第二值的最后b位或第一值的最后b位来对所述数进行舍入。
- 一种加法器及全数字存内计算装置-202210720166.5
- 乔树山;曹景楠;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-06-24 - 2022-09-13 - G06F7/50
- 本发明涉及一种加法器及全数字存内计算装置，涉及存内计算领域。该加法器中反相器I1、管P1、管N1管T1得到了IN
- 一种累积系统和方法-202210141424.4
- 罗文杰 - 芯原微电子（上海）股份有限公司;芯原控股有限公司
- 2022-02-16 - 2022-09-06 - G06F7/50
- 本发明提供一种累积系统和方法。在一个实施方式中，所述方法包括：接收数据以进行处理，对所述接收到的数据执行乘法运算以生成相乘数据，对所述相乘数据执行加法运算以生成结果，将所述结果的至少一部分最低有效位存储在卷积核的累积缓冲器的第一区域中，以及，将所述结果的至少一部分剩余位存储在共享存储器中，其中，所述共享存储器与所述卷积核分离。
- 将使用冗余表示的第一和第二操作数相乘的方法和装置-201680064809.8
- 大卫·雷蒙德·鲁茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 - ARM有限公司
- 2016-05-25 - 2022-08-23 - G06F7/50
- 提供了一种用于将包括至少两个X位部分的第一操作数和包括至少一个Y位部分的第二操作数相乘的方法。生成至少两个部分乘积，每个部分乘积包括第一操作数的选定X位部分和第二操作数的选定Y位部分的乘积。根据指示部分乘积的有效数的有效数指示信息来将每个部分乘积转换为冗余表示。在冗余表示中，部分乘积使用多个N位部分来表示，并且在至少两个相邻N位部分的组中，该组的较低N位部分的多个重叠位具有与该组的至少一个较高N位部分的一些最低有效位相同的有效数。将以冗余表示来表示的部分乘积相加。
- 使用重叠位的数值的冗余表示的方法和装置-201680064832.7
- 内尔·伯吉斯;戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹 - ARM有限公司
- 2016-05-25 - 2022-08-23 - G06F7/50
- 提供了一种其中M位数据值使用多个N位部分来表示P位数值的冗余表示，其中MPN。锚值标识每个N位的位的有效数，并且在至少两个相邻N位部分的组内，该组的较低N位部分的两个或多个重叠位具有与该组的至少一个较高N位部分的两个或更多个最低有效位相同的有效数。多个运算电路单元可以并行地执行多个独立的N位运算，每个N位运算包括计算具有冗余表示的至少两个M位操作数值的相应N位部分的函数，以生成具有冗余表示的M位结果值的对应N位部分。这使得能够在执行N位运算所花费的时间内快速关联处理相对长M位值。
- 专利分类
