[发明专利]具有TSV健康监测电路的存储器在审

专利信息
申请号: 202011371971.9 申请日: 2020-11-30
公开(公告)号: CN112927745A 公开(公告)日: 2021-06-08
发明(设计)人: D·H·希斯科克;E·C·皮尔逊;J·H·金特里;M·J·斯科特;G·S·加特林;L·H·马修斯;A·M·盖德尔;M·罗思;M·H·盖格 申请(专利权)人: 美光科技公司
主分类号: G11C29/02 分类号: G11C29/02;G11C29/44
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 王龙
地址: 美国爱*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本文中公开了具有TSV健康监测电路的存储器以及相关联的方法。在一个实施例中,存储器装置包括多个存储器管芯、与所述存储器管芯电通信的多个穿硅通孔TSV;以及电路。在一些实施例中,所述电路被配置成电耦合所述多个TSV的TSV对以形成无源电路。例如,所述电路可以激活电定位在所述TSV对的TSV之间的晶体管,以电耦合所述TSV对。在这些和其它实施例中,所述电路使用所述无源电路向所述TSV对施加测试电压以确定所述TSV对的TSV是否包括降级。
搜索关键词: 具有 tsv 健康 监测 电路 存储器
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011371971.9/,转载请声明来源钻瓜专利网。

同类专利
  • 非易失性存储器设备及其操作方法-201810762275.7
  • 李知尚 - 三星电子株式会社
  • 2018-07-12 - 2023-10-13 - G11C29/02
  • 提供了一种非易失性存储器设备的操作方法,该非易失性存储器设备包括分别连接到多个字线的多个存储器单元。该操作方法包括:将擦除检测电压施加到多个字线中的所选字线,以响应于编程命令对连接到所选字线的存储器单元执行擦除检测操作;在擦除检测操作之后,将编程电压施加到所选字线;以及对已经执行擦除检测操作的存储器单元中的欠擦除单元的数目进行计数。
  • 感应放大器感应边界确定方法及装置、介质及设备-202210295229.7
  • 楚西坤 - 长鑫存储技术有限公司
  • 2022-03-23 - 2023-10-03 - G11C29/02
  • 本公开是关于一种感应放大器感应边界确定方法、感应放大器感应边界确定装置、计算机可读存储介质及电子设备,涉及集成电路技术领域。该感应放大器感应边界确定方法包括:在存储阵列中写入第一数据;读取存储阵列中第一存储单元中的第一数据,并在第一存储单元中反写第二数据;在预设行预充电时间之后,读取第一存储单元所在位线上的第二存储单元中的第一数据;在第二存储单元中读取到第一数据的情况下,在第二存储单元中反写第二数据,并改变预设行预充电时间,直到感应放大器在位线上无法正确读取到第一数据时,将对应的临界行预充电时间,确定为行预充电时间边界值。本公开可以衡量感应放大器的感应能力。
  • 晶粒到晶粒互连的自动校准架构和芯片-202311109092.2
  • 韩国伟;李晓均;李杰荣 - 芯砺智能科技(上海)有限公司
  • 2023-08-31 - 2023-09-29 - G11C29/02
  • 本发明公开了一种晶粒到晶粒互连的自动校准架构和芯片。该架构应用于D2D互连架构,包括:设置于第一晶粒中的主校准模块和设置于第二晶粒中的从校准模块,主校准模块和从校准模块通过状态连接线连接,在上电时,主校准模块在复用器和解复用器之间的连接处于不同延迟值的状态下,依次生成校准测试数据包并发送至第二晶粒;从校准模块将本地生成的校准测试模板数据包与校准测试数据包进行比较,并将比较结果通过状态连接线发送至主校准模块;主校准模块根据不同延迟值的状态下获得的比较结果确定复用器与解复用器之间的最佳延迟值并设置最佳延迟值。本发明实施例的技术方案,能够降低D2D互连自动校准的开销和复杂度。
  • 具有校准机制的设备-201910623281.9
  • 贾森·M·约翰逊;崔桢焕 - 美光科技公司
  • 2019-07-11 - 2023-09-29 - G11C29/02
  • 本申请案涉及一种具有校准机制的设备。设备包含:ZQ连接,其经配置以针对ZQ校准过程提供参考电阻电平,所述ZQ校准过程在多个裸片中的对应一者处调谐与输入/输出信号相关联的一或多个电阻电平;一或多个从裸片,其经配置以实施所述ZQ校准过程或其一部分;主裸片,其经配置以实施所述ZQ校准过程或其一部分;及校准通道,其经配置以在所述主裸片与所述从裸片中的一或多者之间传达信号,以用于在实施所述ZQ校准过程时跨越所述连接裸片协调对所述ZQ连接的存取,其中所述多个裸片包含所述主裸片及所述一或多个从裸片。
  • 存储芯片的测试方法、测试机台及存储介质-202310896563.2
  • 杨杰 - 长鑫科技集团股份有限公司
  • 2023-07-20 - 2023-09-22 - G11C29/02
  • 本公开提供一种存储芯片的测试方法、测试机台及存储介质。测试方法包括:对目标字线对应的存储单元进行第一测试读操作,得到第一测试失效率;对目标字线对应的存储单元进行第二测试读操作和第三测试读操作至少之一,得到第二测试失效率和第三测试失效率至少之一;根据第一测试失效率与第二测试失效率和第三测试失效率至少之一,确定目标虚拟字线是否处于电位可控状态;第一测试读操作包括:在目标字线开启的阶段,使目标虚拟字线的电位保持为固定电压;第二测试读操作包括:在目标字线开启的阶段,使目标虚拟字线与目标字线的电位变化方向相同;第三测试读操作包括:在目标字线开启的阶段,使目标虚拟字线与目标字线的电位变化方向相反。
  • 一种使用DQS的存储装置自校准方法、装置及存储介质-202310686328.2
  • 顾洪洋 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-06-09 - 2023-09-19 - G11C29/02
  • 本发明涉及一种使用DQS的存储装置自校准方法、装置及存储介质,涉及存储技术领域。本发明于存储区域内预置用于指示读操作偏移方向的偏移标识,于控制单元固化各个存储区域的参考偏移标识;检测到任一存储区域内出现读错误时,通过读操作获取该发生读错误的存储区域的偏移标识,并与该发生读错误的存储区域的参考偏移标识对比确定读错误的偏移方向,根据读错误的偏移方向确定与该发生读错误的存储区域对应的目标DQS的调整趋势;在验证调整DQS有效的情况下,按照目标DQS的调整趋势进行目标DQS调整,直至通过DQS调整后的读操作验证校准成功。DQS延迟不准确导致读错误时,通过自动调节DQS的延迟值实现自我校准。
  • ZQ校准方法、校准电路-202311042448.5
  • 汪佳峰 - 浙江力积存储科技有限公司
  • 2023-08-18 - 2023-09-15 - G11C29/02
  • 本发明公开一种ZQ校准方法、校准电路,其是在芯片上电前,初始化第一模块和第二模块,获取第一初始控制编码PD1和第二初始控制编码PD2;比较两初始控制编码以得到控制编码复用位N;校准模块依次对第一模块和第二模块进行校准,以得到第一调整控制编码PDx和第二调整控制编码PDy,其中,对第二模块校准时,第二调整控制编码PDy中的至少一位,为根据第一调整控制编码PDx和控制编码复用位N复用编码确定得到;最后根据第一调整控制编码PDX和第二调整控制编码PDY配置第一模块和第二模块。根据对初始化过程中生成编码的比较结果确定复用编码的位数和位置,实现低精度位置编码的复用,显著减少校准次数,提高校准效率的同时,有效降低了芯片校准电路的功耗。
  • 校准电路、存储器以及校准方法-202011173755.3
  • 田凯;汪玉霞 - 长鑫存储技术有限公司
  • 2020-10-28 - 2023-09-08 - G11C29/02
  • 本发明实施例提供一种校准电路、存储器以及校准方法,校准电路包括:差分输入电路,用于接收第一振荡信号和第二振荡信号,第一振荡信号的占空比和所述第二振荡信号的占空比在第一预设范围内,差分输入电路输出第一内部信号和第二内部信号;比较单元,连接差分输入电路的输出端,并对所述第一内部信号的占空比和/或第二内部信号的占空比进行比较;逻辑单元,连接所述比较单元和差分输入电路,用于根据比较单元的输出结果对所述差分输入电路进行控制,使得所述第一内部信号的占空比和/或所述第二内部信号的占空比到达第二预设范围内。本发明实施例中,校准电路具有DCM功能以及DCA功能,且还能够实现对差分输入电路的检测和校准。
  • 阻抗校准电路和存储器-202310699296.X
  • 黄金荣;王路广 - 长鑫存储技术有限公司
  • 2023-06-12 - 2023-09-01 - G11C29/02
  • 本公开实施例提供一种阻抗校准电路和存储器,其中,阻抗校准电路包括:上拉驱动电路,包括多个上拉驱动支路,被配置为:接收上拉开关信号和上拉校准码,并利用上拉开关信号选通指定数量的上拉驱动支路,以及利用上拉校准码调整输出端的电压;上拉驱动电路用于上拉输出端的电压;多个开关电路,每个上拉驱动支路通过对应的一个开关电路与电源连接,被配置为:接收上拉开关信号,并利用上拉开关信号将指定数量的上拉驱动支路与电源连通;第一生成电路,被配置为:接收第一目标电压和输出端的电压,且基于两者之间的差值生成上拉开关信号和上拉校准码。
  • 状态检测电路及芯片-202310699813.3
  • 黄金荣;王路广 - 长鑫存储技术有限公司
  • 2023-06-12 - 2023-09-01 - G11C29/02
  • 本公开提供了一种状态检测电路及芯片,对时间指示信号和状态指示信号进行运算,基于校准端的电位和运算结果输出第一检测信号和第二检测信号;采样第一检测信号作为第一参数信号,采样第二检测信号作为第二参数信号;并在时间指示信号指示阻抗校准周期结束时,延迟将第二参数信号设置为第三状态。
  • 电压偏移量确定方法、电压偏移量调整方法和存储介质-202310596831.9
  • 郭梦奇;贺乐;赖鼐;龚晖 - 珠海妙存科技有限公司
  • 2023-05-24 - 2023-09-01 - G11C29/02
  • 本申请提出了一种电压偏移量确定方法、电压偏移量调整方法和存储介质,包括:获取多个运行场景、多个page类型和多个电压偏移量;从多个运行场景中确定目标运行场景,从多个page类型中确定目标page类型;对于每个chip,提取chip在目标运行场景和各个电压偏移量下的目标page类型的最大码字max_cw和平均码字mean_cw,根据最大码字max_cw和平均码字mean_cw从多个电压偏移量中筛选出候选最佳电压偏移量;对所有chip在目标运行场景和目标page类型下的所有候选最佳电压偏移量进行筛选,得到与目标运行场景和目标page类型对应的目标最佳电压偏移量。本申请能够根据运行场景和page类型快速调整得到多个chip的最佳电压偏移量,能够同时保证多个chip的纠正成功率和纠正速度,使得芯片性能得到极大提升。
  • 双向数据选通采样信号DQS相位的调整方法及装置-202111644785.2
  • 张晋;丁伟;黄如尚 - 深圳市紫光同创电子有限公司
  • 2021-12-29 - 2023-08-29 - G11C29/02
  • 本发明公开了一种双向数据选通采样信号DQS相位的调整方法,应用于现场可编程逻辑门阵列领域,用于解决双倍速率同步动态随机存储器中的双向数据选通采样信号DQS的温度漂移问题。本发明提供的方法包括:接收相位调整指令,并按照预设第一调整规则调整双向数据选通采样信号DQS的相位;接收信号采样指令,以采样双向数据选通采样信号DQS,并返回所述双向数据选通采样信号DQS的采样结果;判断所述采样结果是否正确,并保存判断结果;循环所述接收相位调制指令至所述保存判断的所述采样结果的步骤,直至循环次数达到预设次数;根据所述循环次数对应的所述判断结果,按照预设第二调整规则调整所述双向数据选通采样信号DQS的相位。
  • 测试系统以及测试方法-202010929507.0
  • 潘宜飞 - 长鑫存储技术有限公司
  • 2020-09-07 - 2023-08-25 - G11C29/02
  • 本发明实施例提供一种测试系统以及测试方法,其中,测试系统包括:信号提供模块,用于为待测存储器提供第一时钟信号和第二时钟信号;待测存储器基于第一时钟信号执行写命令,以使待测存储器存储预设数据,待测存储器基于第二时钟信号执行读命令,以读取待测存储器存储的存储数据;第一时钟信号和第二时钟信号的其中一者为对称时钟信号,另一者为具有预设占空比的非对称时钟信号;处理模块,用于获取存储数据,并根据存储数据和预设数据的比较结果,获取待测存储器的时钟信号耐受度。通过对称时钟信号和非对称时钟信号的对照测试,减少时钟信号耐受度测试中存在的误差,以获取存储器的实际性能参数。
  • 存储器芯片的ZQ校准电路和方法-202310098957.3
  • 苏鹏洲;华庆明 - 上海奎芯集成电路设计有限公司
  • 2023-02-07 - 2023-08-22 - G11C29/02
  • 本申请提供一种存储器芯片的ZQ校准电路和方法,属于存储器技术领域,所述电路包括:校准控制模块、上拉电阻校准模块和下拉电阻校准模块;校准控制模块用于向上拉电阻校准模块输入参考电压信号和第一上拉电阻调节信号,并向下拉电阻校准模块输入参考电压信号、第二上拉电阻调节信号和下拉电阻调节信号;基于第一校准反馈信号更新第一上拉电阻调节信号得到第一目标上拉电阻调节信号,基于第二校准反馈信号更新第二上拉电阻调节信号得到第二目标上拉电阻调节信号,基于第一目标上拉电阻调节信号、第二目标上拉电阻调节信号和下拉电阻调节信号确定上拉和下拉电阻控制信号,能并行对上拉电阻和下拉电阻进行校准,提高校准效率。
  • 一种闪存的测试方法、系统、装置及存储介质-202310569141.4
  • 胡秋勇;赖鼐;龚晖 - 珠海妙存科技有限公司
  • 2023-05-18 - 2023-08-18 - G11C29/02
  • 本发明公开了一种闪存的测试方法、系统、装置及存储介质。该方法包括:获取闪存晶圆中的第一出厂块;对第一出厂块进行功能测试,判断第一出厂块是否为运行坏块;运行坏块用于表征功能测试结果为不通过的出厂块;若第一出厂块为运行坏块,还原第一出厂块的状态为第一状态,在坏块表中标记第一出厂块。本发明实施例通过功能测试,发现运行坏块;并对属于运行坏块的第一出厂块进行状态还原处理,缓解了对运行坏块进行标记带来的易混淆问题,有利于提升测试结果的准确度。因此,本发明实施例能够对闪存晶圆进行功能测试,有利于缓解坏块标记的易混淆问题,提升测试结果的准确度;有利于降低测试成本;可广泛应用于芯片测试技术领域。
  • 调修控制方法、装置、设备及介质-202310619737.0
  • 杨杰 - 长鑫存储技术有限公司
  • 2023-05-25 - 2023-08-11 - G11C29/02
  • 本公开提供了一种调修控制电路、方法、存储器及设备,涉及半导体技术领域。该电路包括:烧录状态读取子电路,用于生成烧录状态读取信号,所述烧录状态读取信号用于表征待调修芯片的一次可编程(OTP)器件的烧录状态;调修控制子电路,与所述烧录状态读取子电路连接,用于获取所述烧录状态读取信号,以及,在所述烧录状态读取信号表征所述OTP器件处于未烧录状态的情况下,控制电压调修子电路能够对所述待调修芯片的内部电压调修。根据本公开实施例,能够提高芯片内部电压的调修精度。
  • 一种熔丝存储装置的检测方法及装置-201610807425.2
  • 陈晓龙;刘文;夏磊 - 四川易冲科技有限公司
  • 2016-09-07 - 2023-08-08 - G11C29/02
  • 本发明涉及一种熔丝存储装置的检测方法及装置。该装置包括熔丝存储单元、熔丝偏置模块、比较器。该熔丝存储单元包括熔丝。该熔丝存储单元与该熔丝偏置模块相连,使得该熔丝与该熔丝偏置模块形成电流通路,并在该熔丝存储单元与该熔丝偏置模块之间的连接点上形成检测电压信号。该比较器的第一输入端连接至该熔丝存储单元与该熔丝偏置模块之间的连接点,该比较器的第二输入端连接至参考电压,该比较器用于比较该检测电压信号与该参考电压,根据该比较器的比较结果确定该熔丝是否熔断的状态,从而确定该熔丝存储单元所存储的信息。本发明方案能够低功耗检测熔丝存储装置所存储的信息。
  • 用于跟踪字线存取的设备和方法-202180078313.7
  • 潘栋 - 美光科技公司
  • 2021-11-10 - 2023-08-01 - G11C29/02
  • 可针对存储器的个别字线提供计数器以用于跟踪字线存取。在一些实例中,可针对个别字线提供多个计数器。在一些实例中,所述计数器可包含于所述字线上。在一些实例中,响应于字线存取,所述计数器可递增。在一些实例中,所述计数器可响应于字线保持开放的时间周期而递增。在一些实例中,所述计数器可响应于字线存取和字线保持开放的时间周期两者而递增。在一些实例中,所述计数器的计数值可在递增之后写回到所述计数器。在一些实例中,可在接收到预充电命令之前写回所述计数值。
  • 基于模拟开关电路实现FPGA器件的测试系统及方法-201610521872.1
  • 朱璟辉;陈建光;陈思韬 - 广东高云半导体科技股份有限公司
  • 2016-07-05 - 2023-07-28 - G11C29/02
  • 本发明公开一种基于模拟开关电路实现FPGA器件的测试系统及方法,其测试系统包括:非易失性存储器、编程控制器、带隙基准电路以及三端口模拟开关电路,该三端口模拟开关电路的第一端口接带隙基准电路的输出电路端口,第二端口接双向测试接口,第三端口接非易失性存储器的输入端;所述编程控制器分别与非易失性存储器、带隙基准电路和三端口模拟开关电路连接,且该编程控制器还与I/O接口连接。本发明通过三端口模拟开关电路引入了双向的测试接口,从而可以单独对Bandgap Reference和非易失存储器进行测试和校正。在这些工作结束后,FPGA器件可进入正常工作状态。
  • 信号处理电路以及用以自校准tDQSCK的方法-202210042093.9
  • 吴柏勋;许人寿 - 晶豪科技股份有限公司
  • 2022-01-14 - 2023-07-25 - G11C29/02
  • 一种信号处理电路以及用以自校准tDQSCK的方法。信号处理电路包含有一延迟锁相回路电路、一数据输出路径电路以及一第一相位检测器电路。延迟锁相回路电路用以接收一存储器时钟信号,并且根据存储器时钟信号以及一延迟锁相回路反馈信号来产生一延迟锁相回路输出信号。数据输出路径电路耦接于延迟锁相回路电路,并且用以根据延迟锁相回路输出信号来产生一数据选通信号。第一相位检测器电路耦接于数据输出路径电路,并且用以接收存储器时钟信号以及数据选通信号,以及检测存储器时钟信号以及数据选通信号之间的一相位差,以产生一第一相位检测结果。
  • 一种具有预修调功能的数字修调系统-202011320520.2
  • 王靖;姚思雨;李威 - 电子科技大学
  • 2020-11-23 - 2023-07-25 - G11C29/02
  • 本发明涉及一种具有预修调功能的数字修调系统,信号产生模块的输入信号接时钟信号和数字序列码信号,输出经处理后的数字信号控制熔丝阵列电路中具体的熔丝的熔断或者预熔断操作;熔丝阵列电路模块的信号经过电路转换得到向后一级输出的数字开关控制信号;开关电路模块由电流源晶体管阵列和开关晶体管阵列组成,开关晶体管由熔丝阵列电路输出的数字信号控制,通过不同开关管的开启与否来确定修调电流的大小。本发明的优点在于,不仅可以实现电路的修调功能,而且能够通过预修调的操作,预估和完善熔断熔丝后能达到的修调值,确定最优的修调方案,可以在一定程度上避免熔丝实际修调值和理论推出的熔丝真值表的偏差,能够极大地提高修调成功率。
  • 用于存储器训练的电参数的多维优化-201780053192.4
  • O·O·乌杜埃博霍;A·J·诺曼 - 英特尔公司
  • 2017-08-31 - 2023-07-21 - G11C29/02
  • 实施例的各方面涉及用于生成实验设计(DOE)矩阵的系统、方法和设备,DOE矩阵包括针对多个电参数的值的一组可能的组合;迭代地将针对多个电参数的值的每个组合应用于一个或多个存储器引脚;确定针对值的每个组合的裕度响应;基于裕度响应和值的每个组合的相关性来生成预测函数;并且基于预测函数来优化多个电参数。
  • 存储器参数校准方法以及存储器参数校准装置-202310413675.8
  • 徐迪恺;程景伟 - 长鑫存储技术有限公司
  • 2023-04-12 - 2023-07-07 - G11C29/02
  • 本公开实施例提供一种存储器参数校准方法以及存储器参数校准装置,存储器参数校准方法包括:提供存储器的接收电路,向接收电路发送初始信号,采集接收电路的输出信号的信号眼图;获取信号眼图的最大有效裕量,最大有效裕量为基于信号眼图中采样点与信号眼图边界之间的距离参数运算得到的最大值,记最大有效裕量对应的采样点为最佳采样点;获取信号眼图的延迟对称裕量,延迟对称裕量为最佳采样点处延迟对应的电压阈值与信号眼图的最大电压阈值之差;基于最大有效裕量以及延迟对称裕量确定接收电路的目标参数。本公开实施例至少有利于提升存储器的性能。
  • 差分信号偏移校准电路及半导体存储器-202010489144.3
  • 苏鹏洲 - 长鑫存储技术有限公司
  • 2020-06-02 - 2023-07-07 - G11C29/02
  • 本申请涉及一种差分信号偏移校准电路及半导体存储器。差分信号偏移校准电路可以通过相位检测电路获取差分信号之间的相位关系。相位调整控制电路可以根据差分信号之间的相位关系生成相位校准控制指令,以控制相位校准电路对输入的差分信号的相位偏移进行校准。差分信号偏移校准电路降低了PCB板中走线的设计难度,即通过电路设计即可实现对输入的差分信号相位偏移的自动检测及校准,提高了差分信号的质量,降低了成本。
  • 检查电路、半导体存储元件、半导体装置以及连接检查方法-201810116715.1
  • 清水道昭 - 拉碧斯半导体株式会社
  • 2018-02-06 - 2023-07-04 - G11C29/02
  • 本发明提供一种即使在产生了将规定的功能设为有效的逻辑值侧的短路的情况下,也能够容易地检测该短路的检查电路、半导体存储装置、半导体装置以及连接检查方法。检查电路包含:输入向第一控制部(26)发送的试验信号的输入端子(CS);输入向存储部写入的数据并且输出从存储部读出的数据的输入输出端子(DQ);输入检查信号的第一检查部(24‑1);被配置于输入端子(CS)与第一控制部(26)之间并且基于第一检查部(24‑1)的控制将试验信号转换为预先决定的逻辑的控制信号的第二检查部(24‑2);以及被配置于输入输出端子(DQ)与第二控制部(28)之间并且基于第一检查部(24‑1)的控制将试验信号向第二控制部(28)发送的第三检查部(24‑3)。
  • 一种修调电路和存储器-202310291714.1
  • 季汝敏 - 长鑫存储技术有限公司
  • 2023-03-23 - 2023-06-23 - G11C29/02
  • 本公开涉及半导体领域,目前的修调电路的控制逻辑较为复杂,本公开提供一种修调电路和存储器,修调电路包括控制模块和输出模块,控制模块中的第一熔丝单元的熔断状态指示修调参数的取值,控制模块仅根据工作控制信号即可对第一熔丝单元的熔断状态进行读出,后续经由输出模块输出修调参数,控制逻辑简单。
  • 存储器的熔丝熔断方法及装置、存储介质及电子设备-202111536723.X
  • 刘建斌;马茂松;钱进 - 长鑫存储技术有限公司
  • 2021-12-15 - 2023-06-16 - G11C29/02
  • 本公开是关于一种存储器的熔丝熔断方法及装置、存储介质及电子设备,方法包括:控制存储器进入测试模式,并降低存储器的内部时钟频率;启动熔丝熔断加载模式,控制存储器进入熔丝熔断模式;开启存储器的内部预充电,向熔丝熔断位置寄存器中写入待熔断熔丝位置;启动存储器的熔丝熔断过程,并在预设时间后关闭内部预充电;控制存储器相继退出熔丝熔断模式和测试模式,可以减小存储器等芯片在修补过程中成本较高的问题。
  • 数据储存设备、内部电压微调电路及其微调方法-202010035442.5
  • 文荣振;陆永燮 - 爱思开海力士有限公司
  • 2020-01-14 - 2023-06-13 - G11C29/02
  • 数据储存设备、内部电压微调电路及其微调方法。一种数据储存设备包括储存器和控制器,该控制器包括内部电压微调电路并且响应于来自主机的请求而控制储存器。内部电压微调电路可以包括:积分电路,其对由被测装置输出的测试电压与参考电压之间的差进行采样并且通过对采样信号进行积分来生成积分信号,并且包括从采样信号消除偏移的偏移消除单元;比较电路,其通过对积分信号与参考电压进行比较来生成比较信号;码生成电路,其接收初始微调码并通过响应于比较信号而增大或减小初始微调码来生成初步微调码;以及码平均信号生成电路,其通过将给定时间内的初步微调码进行平均来生成最终微调码,并将最终微调码提供给储存器。
  • 检测电源噪声的非易失性存储设备及其操作方法-201710976440.4
  • 朴商秀;郑宰镛 - 三星电子株式会社
  • 2017-10-19 - 2023-05-23 - G11C29/02
  • 一种非易失性存储设备,包括:存储单元阵列,存储数据;以及控制逻辑。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑还被配置为基于提供给存储单元阵列的电压源中的一个和第一参考电压,检测第一电源噪声,并基于电压源中的所述一个电压源、以及第一参考电压和第二参考电压中的每个,检测第二电源噪声。所述控制逻辑被配置为基于是否检测到第一和第二电源噪声中的至少一个,确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top